基于FPGA的智能仪器远程控制系统设计
3 仿真结果
FPGA采用的系统时钟频率为50 MHz,仿真工具为Modelsim SE 6.5a,仿真用数据为连续的8 b数据。仿真结果如图4所示。本文引用地址://m.amcfsurvey.com/article/162169.htm
图4为FPGA读USB内部FIFO的仿真结果,DATA为模拟从USB口接到的数据,该数据已存在于USB芯片的FIFO中。FIFODATA为FPGA接到的数据,由上可以看出,FPGA可以将USB接受到的数据解析出来。
图5为RS 232与FPGA接口部分仿真结果。可以看出,由RS 232接收串行数据RXD已经转换为并行数据din。程序中是在一个有效字节结束后将其存入FIFO中,由图可以验证。图6顶层模块仿真图,为了验证由FPGA发出的数据能正确的接受到,先由FPGA内部发数据,然后通过RS 232的TXD端口发出,让RXD与TXD相连再接收,可以看出发出的数据可以被正确的接收回来并传向USB接口,说明时序正确。同理可以验证USB端的收发时序。
4 结语
本文采用FPGA实现了USB与RS 232间的接口转换及数据处理的功能。设计中先入先出存储器的运用解决了数据的缓存的和速率匹配问题,有限状态机的运用使得程序设计更加清晰可靠。该设计将复杂的信号运算集中在FPGA中完成,利用FPGA独特的并行处理能力,减小上位机工作量的同时,提高了系统运行速度。
评论