MSP430x4xx系列微控制器的独特时钟设计

式中，fACLK取32768Hz。可见，通过改变N、D和DCO＋，可以很容易地调节用作MCLK／SMCLK的DCO频率。但要注意，最后得到的MCLK不能超过器件的工作频率。

3．2频率抽头

DCO的输出时钟为DCOCLK，这个时钟被（D×（N＋1））分频后应与ACLK进行比较。若DCOCLK用于系统时钟MCLK，则同步器将对 ACLK和MCLK／（D×（N＋1））进行比较，然后用比较所得的差值来对一个10位的频综器进行“up”或者“down”模式计数。这样， MCLK／SMCLK就可以在1024种可能的设置上不断地进行调节。一旦频率被锁定，同步器输出的误差信号就变为0，此时有MCLK＝N×ACLK。在频综器的10位输出中，5位用于DCO频率抽头（NDCO），另外的5位用于频率调整（NDCOMOD）。5个抽头可组成29种频率（28，29，30和31抽头是一样的），每一个抽头比前一个要高约10％。

明显可以看到：DCO只能产生一些离散的频率分量。所以说仅仅依靠改变N、D和DCO＋无法使同步器的输出达到严格的0。

3．3频率调整

DCO频率调整器的作用是通过混合相邻的DCO周期来减小长期的累计周期变化。换句话说，就是通过控制fn＋1在一个调整周期内所占的比率来减小输出频率与所需频率之间的误差。具体的频率调整器跳变模式如图3所示。图中，调整器以32个DCO时钟周期为一个周期。NDCOMOD可用于定义需要混合的fn＋1的比例常数。

下面的公式定义了DCO长期输出频率与相邻跳变频率之间的关系：

由此可见，频率调整器通过为每个DCO周期独立地选择fn或者fn＋1，来调整DCO的输出频率，进而实现分数抽头的目的。