基于反相SEPIC的高效率降压/升压转换器的设计

作者：时间：2012-11-03 来源：网络收藏

本文引用地址：//m.amcfsurvey.com/article/176022.htm

ADP1877具有脉冲跳跃模式，使能时，可以降低开关速率，只向输出端提供足以保持输出电压稳定的能量，从而提高小负载时的效率，大大降低栅极电荷和开关损耗。在同步反相SEPIC和同步降压拓扑结构中均可以使能此模式。图4所示DC-DC转换电路只需要双通道ADP1877的一个通道，因此另一通道可以用于任一种拓扑结构。

电感耦合和能量传输电容

图4中，功率电感L1A和L1B显示为彼此耦合。在这种拓扑结构中，耦合电感的目的是减少输出电压和电感电流的纹波，并且提高最大可能闭环带宽，下一部分将对此加以说明。

虽然这些电感互相耦合，但并不希望耦合太紧，以至于将一个绕组的大量能量通过铁芯传输至另一个绕组。为了避免这一点，必须求得耦合电感的泄漏电感(LLKG)，并选择适当的能量传输电容(CBLK2)，使得其复数阻抗的幅值为泄漏电感与单个绕组电阻(DCR)的复串联阻抗的1/10，如方程式2、3、4所示。按照这一关系设计电路，可使耦合铁芯所传输的能量降至最低。泄漏电感可以根据耦合电感数据手册中提供的耦合系数计算。

(2)

(3)

(4)

匝数比最好为1:1，因为对于给定水平的输出电压纹波，此时各绕组只需要分立电感所需电感的一半1。可以使用1:1以外的匝数比，但其结果将无法用本文中的方程式准确描述。

小信号分析和环路补偿

反相SEPIC转换器的完整小信号分析超出了本文的范围，不过，如果遵照下述原则，完整分析将更具学术意义。

首先必须计算谐振频率(fRES)时的许多复数阻抗交互，以便求得目标交越频率的上限。当电感解耦时，此频率降低，导致最大可能闭环带宽显著降低。

(5)

在此频率时，可能有300°或更大的“高Q”相位迟滞。为了避免转换器在整个负载范围内相位裕量偏小的问题，目标交越频率(fUNITY)应为fRES的1/10。此谐振的阻尼主要取决于输出负载电阻和耦合电感的直流电阻。在较小程度上，阻尼还取决于能量传输电容的等效串联电阻(ESR)和功率MOSFET(QHl和QL1)的导通电阻。因此，当输出负载电阻改变时，闭环传递函数的特征在该频率时发生明显变化也不足为奇。

耦合系数通常不是一个能够精确控制的参数，因此应将目标交越频率设置为比fRES低10倍的值(假设fRES小于开关频率fSW)。当fUNITY设置适当时，可以使用标准“II型”补偿——两个极点和一个零点。