数字锁相放大器的实现研究

图5是在以下仿真条件下整个低通滤波器的幅频响应曲线。

(1)第一级CIC降采样D=512；
(2)第二级采用两级半带滤波级联实现，其中第一个半带滤波器阶数为15阶，第二个半带滤波器阶数为23阶，作为降采样之前的抗混叠滤波器；
(3)第三级利用Matlab的Filter Design＆Analysis Tool，采用等波纹法作为设计准则，设计了一个采样率为250 Hz，通带波纹为0．01 dB，通带截止频率为0．5Hz，阻带衰减为80dB，阻带下限截止频率为2Hz的低通滤波器，滤波器的阶数为388阶。第三级未采用均值滤波器。
仿真结果说明，在采样率为500 kHz时，滤波器的通带截止频率可达0．52 Hz，2 Hz处的衰减可达到-60 dB，整个阻带衰减接近-80 dB，并且，算法运算极易在DSP内部实现。如果合理地降低系统的采样频率，可以实现通频带更窄的低通滤波器。

4 数字锁相放大器的测试
为了产生极其微弱的测试信号，系统采用了对标准信号通过电阻网络进行衰减的方法。为了测试数字锁相放大器对微弱信号的检测性能，搭建了如图6所示的测试平台。

系统输入采用了安捷伦公司(Agilent)生产的33250A函数／任意波形发生器，它最低可以产生峰值为1 mV的正弦波。Agilent 33250A函数／任意波形发生器采用直接数字合成技术，可以产生稳定、精确的各种输出波形，频率分辨率可达1μHz，幅度分辨率可达0．1 mV。函数发生器产生的mV级的信号，可以经过衰减比例可调的精密电阻网络来产生幅度为μV级的信号以供测量。
4．1 窄带滤波器性能测试
数字锁相放大器系统中的窄带滤波器应该具有较高的Q值。为了对设计的数字窄带低通滤波器的性能进行测试，采取了如下的测试方法：用波形发生器产生幅度恒定的正弦信号(幅度恒定为2 000 mV)，设定数字锁相放大器参考信号频率为50 kHz，将输入信号的频率以50 kHz为中心，以0．05 Hz为步长，逐步增加或减少输入信号的频率，测试输入信号的幅度衰减。
图7显示了在不同采样频率的情况下，输入信号与参考信号的频差和输出幅度衰减的关系。

通过测试结果可以看出，随着采样频率的降低，窄带滤波器的带宽逐渐降低，系统抗噪声能力越强。当采样频率fs=300 kHz时，窄带滤波器的带宽BW=0．46 Hz，Q值达105以上。为了进一步提高系统的抗噪声能力，在满足采样定理的情况下，可以适当地降低采样频率获得Q值更高的窄带滤波器。