数字锁相放大器的实现研究

由测试结果可知，在输入信号为5～150 mV时，系统具有较好的线性度，测试的相对误差在0．5％以内。
4．3 小信号幅度测试
在μV级小信号测试时，由于环境噪声、外界干扰及电阻热噪声等因素的影响(幅度通常在mV级)，经放大、滤波处理后的有用信号淹没在强噪声中，已经无法通过示波器观测其时域波形。将待测信号的频率设定为20 kHz，然后以1 mV为起始，步进为0．5 mV地改变输入正弦波的幅度，此信号经过999：1的精密电阻衰减网络后产生μV级的待测信号。此信号经过前级14 000倍的放大后进入ADC。为了尽量减小噪声对测试的影响，保持较高的测试精度，系统合理地降低了采样频率。实际测试中，采样频率设定为400 kHz。测试结果如图9所示。
由测试结果可知，当待测信号的幅度在1～40μV时，系统具有较好的线性度，系统测试的幅度相对误差小于2％。
4．4 频率一致性测试
数字锁相放大器可以测定一定频率范围内的微弱周期信号。不同频率信号的幅度测试准确度是其重要的技术指标。设置33250A函数／任意波形发生器输出的正弦周期信号幅度恒定为1 mV(不经过电阻衰减网络)，将信号经过500倍的放大，改变输入信号的频率对其进行测试。实际测试结果如图10所示。

由图10可以看出，当输入信号的幅度恒定为1 mV时，频率从1 kHz变化到120 kHz，系统测试的相对误差小于0．9％。

5 结语
本文对数字锁相放大器的系统结构进行了研究，设计了一种利用DSP串行接口配合DMA方式的高速数据采集系统，最大限度地降低了系统的硬件复杂度。同时针对这种结构的特点，系统在数据采集过程中采用了一种双缓冲的结构。这种结构不仅避免了采用双口RAM或者FIFO等器件而导致硬件结构的复杂化和成本的上升，而且具有采样频率灵活可控的特点。将此结构稍加改变，就可以应用于其他的数据采集系统中。同时基于降采样的思想，利用积分梳状滤波器和半带滤波器，实现了一种高效的窄带低通滤波器，满足了数字锁相放大器对精度和实时性的要求。系统的整体测试结果表明，当输入信号为mV量级时，系统测试相对误差小于0．5％；当输入信号为μV级时，系统测试的相对误差小于2％。同时系统在1～120 kHz的工作范围内，具有较好的一致性，幅度测试误差不超过0．9％。