基4-FPGA的大动态范围数字AGC的实现
该控制接口支持SPI输入控制标准，包括串行输入字，时钟和使能信号，增益变化为-10～26 dB，可达到36 dB的输出增益范围，8 bit串行输入字随8个CLK上升沿送入移位寄存器(高位在前)，在这8个时钟周期内，使能信号为低时，不更新原来的控制字。经过8个时钟周期整个新的控制字全部送入移位寄存器后，使能信号变为高，此时，数据锁存，控制字更新，内部时钟屏蔽，禁止新的控制字输入。
由于AD603的控制字为电压，而AD8320的控制字为8bit控制字，为使用同一个控制字同时控制两个增益的变化，以达到增大AGC动态范围的目的。因此，将FPGA产生的8bit串行控制字：一方面经串行转并行运算送入8 bit D／A转换器AD7801实现数模转换，从而由电压控制字控制AD603的增益变化；另一方面则采用8 bit串行控制字控制AD8320的增益变化，这样由AD603和AD8320共同控制信号的AGC，当控制字从0～255变化时，理论增益从- 20～56 dB，因此，达到76 dB的动态范围。
AD9220是12 bit高速A／D转换器，其输出范围指示OTR信号和最高位指示MSB位的真值表和逻辑关系如表1所列。本文引用地址：//m.amcfsurvey.com/article/188596.htm
当模拟输入信号在A／D转换范围内时，OTR引脚产生低电平指示；当模拟输入信号电平溢出时，OTR引脚产生高电平指示；如果此时MSB位为低，则表示模拟输入信号电平下溢出，此时应该增大AGC；MSB位为高，则表示模拟输入信号电平上溢出。FPGA根据OTR信号和MSB位对AGC进行设置和调整。 OTR引脚将保持高电平，直到模拟输入被调整在A／D转换范围内且完成新的A／D转换。
根据真值表得到AD9220的输出OTR信号和MSB位与FPGA输入信号OVER和UNDEROVER具有图2所示的逻辑和时序关系，其中，逻辑关系图 2a也反映了AD9220的输出OTR信号和MSB位与FPGA的输入信号OVER和UN-DEROVER之间的连接关系。
3 实验及仿真结果
AD603动态范围为40 dB且增益由GPOS和GNEG引脚的电压差确定，并非由数字控制，而AD8320增益由数字控制，但动态范围只有36 dB。系统设计特点在于用同一个控制字同时更新可变增益放大器AD603和数字可控增益放大器AD8320，这样，当控制字从0～255变化时，理论上增益为-一20～56 dB,达到76 dB的大动态范围且增益由数字控制字决定。图3为单独的AD8320、AD603以及由同一控制字同时更新AD8320和AD603时控制字与增益的变化关系，可以看出该系统在信号很小时并不十分有效，所以实际AGC的动态范围达不到76 dB，图4为输出信号频谱图，在频率为42 MHz时，最大增益可达61 dB。
评论