基4-FPGA的大动态范围数字AGC的实现

数字AGC的功能主要由FPGA程序设计实现，该系统中送入两个放大器控制字SDATA，由FPGA根据AD9220的输出范围指示端OTR信号和最高位指示端MSB位给出，仿真结果如图5所示。

可见，当A/D转换器的输入上溢出时，FPGA输出8 bit控制字到反馈回路，控制增益字从255逐渐减小，直到A／D转换器的输入降低到其动态范围之内，上溢出标志OVER为0，此时控制字为247，如图 5a所示；当A／D转换器的输入下溢出时，FPGA输出8 bit控制字到反馈回路，控制增益从上次锁存的控制字247逐渐增大，直到A／D转换器的输入增大到其动态范围之内，下溢出标志UNDER-OVER为 0，此时控制字为255，如图5b所示。这样使不在A／D转换器动态范围之内的输入信号在经数字AGC后，在A／D转换器的输入端都能得到电平基本恒定的信号，从而保证系统的动态工作范围。

4 结束语
该系统设计的创新之处在于采用可变增益放大器AD603、数字可控增益放大器AD8320和FPGA实现大动态范同的自动增益控制，充分利用AD9220的两个指示输入信号范围的输出端口，利用FPGA编程，同时控制可变增益放大器和数字可控增益放大器，即用同一个控制字同时控制两个增益变化，达到增大AGC动态范围的目的，机理简单，易于实现。该系统设计在一定程度上克服了传统AGC存在的缺陷，由于控制回路采用FPGA实现，所以响应和收敛速度更快，性能更稳定，从而简化电子设备的调试，提高电子设备接收能力和接收机的工作性能。