TLV2544/2548多通道12位串行A/D转换器的原理与应用
1 概述
本文引用地址://m.amcfsurvey.com/article/188694.htmTLV2544/2548是TI公司生产的一组高性能12位低功耗/高速(3.6μs)CMOS模数转换器,它精度高,体积小、通道多,使用灵活,并具有采样-保持功能,电源电压为2.7V~5.5V。另外TLV2544/2548还个有3个输入端和一个三态输出端,可为最流行的微处理器串行端口(SPI)提供4线接口。当与DSP连接时,可用一个帧同步信号(FS)来表明一个串行数据帧的开始。该器件除了具有高速模数转换器和多种控制功能外,还具有片内模拟多路器,可选择多部的模拟电压或三个内部自测试电压中的任一个外部的模拟电压或三个内部自测试电压中的任一个作为输入。TLV2544/2548工作时的功耗非常低,而软件/硬件/自动关机模式以及可编程的转换速度又进一步增强了其低功耗的特点。同时它还具有内置转换时钟(OSC)和电压基准,可以采用外部SCLK作为转换时钟源以获取更高的转换速度(在20MHz的SCLK时可高达3.6μs)。并有两种不同的内部基准电压可供选择。图1和图2分别是TLV2544/2548的功能方框图和引脚排列,表1是其引脚说明。
表1 引脚说明
名 称 | 引脚号 | I/O | 说 明 | |
TLV2544 | TLV2548 | |||
A0~A3/A0~A7 | 6~9 | 6~13 | I | 模拟输入。该输入可内部被多路复用 |
CS | 16 | 20 | I | 片选 |
CSTART | 10 | 14 | I | 用于控制模拟输入的开始和启动转换 |
EOC/(INT) | 4 | 4 | O | 转换结束或主处理器中断 |
FS | 13 | 17 | I | DSP帧同步输入 |
GND | 11 | 15 | I | 地,用于内部电路 |
PWDN | 12 | 16 | I | 此脚为逻辑零时,模拟及基准电路均断电 |
SCLK | 3 | 3 | I | 串行时钟输入 |
SDI | 2 | 2 | I | 串行数据输入 |
SDO | 1 | 1 | I | A/D转换结果的三态串行输出端 |
REFM | 14 | 18 | I | 外部基准输入或内部基准去耦 |
REFP | 15 | 19 | I | 外部基准输入或内部基准去耦 |
Vcc | 5 | 5 | I | 正源电压 |
表2 TLV2544/TLV2548配置寄存器(CFR)的位定义
位 | 定 义 | |
D15~D12 | 全零,不可编程 | |
D11 | 基准选择,0为外部;1为内部 | |
D10 | 内部基准电压选择,0时,内部准=4V;为1时:内部基准=2V | |
D9 | 采样周期选择0:短期采样12SCLKs(1x采样时间) 1:长期采样24SCLKs(2x采样时间) |
|
D(8,7) | 转换时钟源选择,00:转换时间=内OSC;01:转换时钟=SCLK 10:转换时钟=SCLK/4;11:转换时钟=SCLK/2 |
|
D(6,5) | 转换模式选择;00;单次模式;01:重复模式;10:扫描模式;11:重复扫描模式 | |
D(4,3)* | TLV2548 | TLV2544 |
扫描自动序列选择 00:0-1-2-3-4-5-6-7 01:0-2-4-6-0-2-4-6 10:0-0-2-2-4-4-6-6 11:0-2-0-2-0-2-0-2 |
扫描自动序列选择 00:N/A 01:0-1-2-3-0-1-2-3 10:0-0-1-1-2-2-3-3 11:0-1-0-1-0-1-0-1 |
|
D2 | EOC/INT引脚功能选择,0;引脚用作INT;1:引脚用作EOC | |
D(1,0) | FIFO触发器电平(扫描序列长度) 00:全部(FIFO level 7填满后产生INT) 01:3/4(FIFO level 5填满后产生INT) 10:1/2(FIFO level 3填满后产生INT) 11:1/4(FIFO level 1填满后产生INT) |
*这些位仅在10和11转换模式中有效
TLV2544/2548两芯片的内部功能结构相同,不同之处就是前者的模拟输入通道为4路,而后者为8路。下面以TLV2544为例为介绍。
2 工作原理
TLV2544有4路模拟输入和3个内部测试输入端,它们可由模拟多路转换器根据输入的命令来选择。输入多路转换器采用先开后合型,因为这可减少由通道切换引起的输入噪声。
TLV2544 的工作周期的开始模式有两种:一种是当不使用FS时(在CS的下降沿FS=1),CS的下降沿即为周期的开始。这时的输入数据在SCLK的上升沿移入,输出数据下降沿改变。这种模式虽然也可用于DSP,但一般常用于SPI微控制器。另一种是当使用FS时(FS是来自DSP的有效信号),FS的下降沿即为周期的开始,这时的输入数据在SCLK的下降沿移入,输出数据在其上升沿改变,这种模式一般用于TMS320系列的DSP。
TLV2544 具有一个4位命令集(存于命令寄存器CMR中)和一个12位配置数据域。大多数命令只需要前4个MSB,即不需要低12位数据。值得注意的是,器件在上电初始化时首先需要将将始化命令A000h写入CFR配置寄存器,然后对器件进行编程,其编程方法是在初始化命令A000h的低12位000h写入编程数据以规定器件的工作方式。编程定义如表2所列,编程信息被保留在H/W或S/W的断电状态。当器件被编程时,由微处理发送一个16位串行数据写入CFR,如果在输入了前8位后SCLK中断,那么余下的8位则在SCLK被恢复后再输入。一个读CFR命令可读出CFR的状态,以校验写入控制命令是否正确,其他控制命令可参见表3。
表3 TLV2544/TLV2548命令集
SDID(15~12)BINary HEX | TLV2548指命 | TLV2544指命 | |
0000b | 0000h | 选择模拟通道0 | 选择模拟通道0 |
0001b | 1000h | 选择模拟通道1 | N/A |
0010b | 2000h | 选择模拟通道2 | 选择模拟通道1 |
0011b | 3000h | 选择模拟通道3 | N/A |
0100b | 4000h | 选择模拟通道4 | 选择模拟通道2 |
0101b | 5000h | 选择模拟通道5 | N/A |
0110b | 6000h | 选择模拟通道6 | 选择模拟通道3 |
0111b | 7000h | 选择模拟通道7 | N/A |
1000b | 8000h | 选择模拟通道8 | SW电源跌落(模拟+参考) |
1001b | 9000h | 读CFR寄存器数据到SDO D(11~0) | |
1010b | A000h plus data | 将低12位数据写CFR | |
1011B | B000h | 测试选择,电压为(REFP+REFR)/2 | |
1100b | C000h | 测试选择,电压为REFM | |
1101b | D000h | 测试选择,电压为REFP | |
1110b | E000h | FIFO读,将FIFO内容送SDO D(15~4),D(3~0)=0000 | |
1111b | F000h plus data | 保留 |
如果前高4位输入数据被译码为转换命令之一,那么采样周期开始。一般有两种采样方式:正常采样和扩展采样。正常采样实际上是采用软件启动A/D变换方式,当 A/D转换器正常采样时,采样周期是可编程的,它可以是12SCLKs(短周期采样)或24SCLKs(长周期采样)。当SCLK高于10MHz或输入源电阻较高时,长周期采样可使被采样的输入模拟信号达到0.5LSB的精度。如果正常采样达不到所要求的A/D变换精度,则应采用扩展采样,扩展采样采用硬件启动A/D变换,在引脚CSTART输入一个宽度大于800ns的负脉冲信号后,A/D转换开始。CSTART的下降沿即为采样周期的开始,CSTART的上升沿是采样周期的结束和转换的开始。
3 TLV2544的转换模式
TLV2544 具有四种转换模式,分别为:单次模式、重复模式、扫描模式和重复扫描模式。可用模式00、01、10、11表示。每种模式的工作稍有区别,这取决于转换器如何采样和采用哪一种接口。转换的触发信号可以采用有效CSTART(扩展采样)、CS(正常采样、SPI接口)或FS(正常采样,TMS320系列 DSP接口)模式。当FS用作触发信号时,CS可保护一直有效而不需要通过触发顺序跳转。不同类型的触发信号不应在重复模式和扫描模式中混合使用。当 CSTART用作触发信号时,转换开始于CSTART的上升沿。如果一个有效CS或FS用作触发信号,则转换将在第16个或第28个SCLK的边沿开始。
评论