基于FPGA实现的计算机与HDTV显示器测试信号发生器

摘要:为产生满足14种计算机并兼容4种高清晰度电视(HDTV)视频标准的13种测试图案信号,研究开发了计算机与高清晰度电视显示器测试信号发生器.采用现场可编程门阵列(FPGA)完成测试图案数据存储、各种视频标准时序产生及系统控制信号产生等核心功能.利用FPGA的现场可编程功能,采用多个EPROM存储FPGA配置.采用频率发生器技术为多种视频标准提供时钟信号.实践表明,以上方法可行,且成本降低,尺寸从15cm×21.5cm减小到11cm×14cm.

随着高清晰度电视(HDTV)显示器与计算机显示器生产规模的日益扩大,如何准确有效地测试它们的性能质量就显得十分重要.笔者研制的HDTV显示器测试信号发生器,已在国内某企业的高清晰度电视显示器生产中投入使用.

该仪器使用现场可编程门阵列(FPGA)产生地址和控制信号访问测试图案数据存储阵列.组成数据存储阵列的14片芯片(8片74LS244芯片、3片74LS374芯片、3片EPROM)在电路板上占据了很大的空间,因此为了释放电路板空间,节约成本及提高系统可靠性,笔者采用FPGA内部实现数据存储的方案,研制了第二代HDTV显示器测试信号发生器.

在实践中,用户希望扩展该仪器的功能,使之增加能够产生各种满足计算机显示器视频标准的测试信号的能力,即除了遵循HDTV标准中的3种必须的显示格式(SMPTE274M-1080i60Hz,SMPTE293M-480P,SMPTE296M-720P)和1种中国高清晰度数字电视1080i50Hz的显示标准格式[6]外,还必须遵循VGA、SVGA、XGA、SXGA和UXGA等14种计算机显示器的显示格式.这在技术上带来了两个问题:一是如果仍采取以前的方案,使用1片FPGA完成全部18种视频时序的产生、测试图案数据存储及控制信号产生,则该FPGA的规模会变得很大,这样,FPGA要么价格十分昂贵,要么目前还找不到;二是以前为产生4种HDTV时序,只需向FPGA提供两种时钟(74.25MHz和27MHz),为此使用了两个晶振.现在为产生新的14种时序,必须再提供14种不同频率的时钟(详见下文),使用单个晶振分别产生的方案显然已经不合理了.为此,利用FPGA的现场可编程功能,在仍使用原FPGA的同时,为其配备多个EPROM存储FPGA配置,在切换图像格式组时,分别用不同EPROM对FPGA进行配置,在不增加FPGA规模的情况下实现18种视频格式的产生,并采用频率合成器技术为FPGA提供各种时钟信号.实践证明,以上措施是正确可行.

1 系统的功能框图及介绍

图1 系统结构框图

图1 是系统结构框图.FPGA的输入有选择信号、像素时钟和配置信号.选择信号包括对图像格式和测试图案的选择,它们来自系统的控制面板.各种像素时钟来自频率合成器模块.频率合成器模块由FPGA输出的像素时钟选择信号控制,为FPGA选择适当的像素时钟频率.EPROM模块由4个EPROM(EPC1)组成,每个EPROM中放有一组视频标准的配置信息,EPROM的选择信号由控制面板产生.EPROM输出的配置信号在系统上电或图像格式组切换时完成对FPGA的配置.

型号为FLEX10K50的FPGA芯片是本系统的核心部分.它根据输入的控制信号,输出满足格式要求的数字YCbCr信号、同步/消隐控制信号、行场同步信号以及像素时钟的选择信号.THS8134的作用是把FPGA输出的数字YCbCr信号转换为模拟YPbPr信号,再根据控制信号/SYNC、SYNC-T和/BLANK产生同步/消隐信号并把它叠加到模拟YPbPr信号上.THS8134的输出,一组直接从YPbPr接口输出,一组通过矩阵变换和同步切除,转换为可供VGA接口输出的RGB信号.

2 频率合成模块和各种VGA格式

频率合成模块的功能是在FPGA的控制下,根据选择信号产生相应的像素时钟信号.选用MC12429作为时钟产生芯片.MC12429是1个通用合成时钟源,其内部的压控振荡器(VCO)可在200～400MHz范围内操作.该芯片的差分PECL输出根据不同的设置可以是VCO频率的1、2、4或8分频.输出频率可通过并行接口或串行接口来配置,笔者选用并行配置.并行接口根据MC12429的输入脚M[8..0]、N[1...0]的值配置内部计数器,产生所需要的时钟.其输出时钟的计算式为:

FOUT=(Fxtal/16)M/N

式中:M的推荐取值范围是200～400;N取00代表1,取01代表2,取10代表4,取11代表8;Fxtal在本系统中选用16MHz的晶体.MC10ELT21是一个差分PECL电平到TTL电平的转换器,其特点是具有3.5ns的典型传输延迟,差分PECL输入,SOIC封装,24mATTL输出,+5V供电.