加速FPGA系统实时调试技术

下面几节详细介绍了每个步骤。

第1步. 插入内核

第一步是配置测试内核，把它插入到FPGA设计中。例如，在使用Altera或Xilinx器件时，可以使用FPGA开发工具提供的逻辑分析仪接口编辑器，创建最适合自己需求的测试核(参见图3)。

[图示内容：]

Specify number of debug pins: 指定调试针脚数量

Specify Number of Banks: 指定需要测试的组数

Specify Mode: 指定分析模式(定时或状态)

Specify Clock (if using State Mode): 指定时钟(如果使用状态模式)

Power-Up Mode: 通电模式

对大多数测试内核，可以指定下述参数：

Pin Count(针脚数量) ：表示希望专用于逻辑分析仪接口的针脚数量。

Bank Count(组数) ：表示希望映射到每个针脚上的内部信号数量。

Output/Capture Mode(输出/捕获模式)：选择希望执行的采集类型。可以选择Combination/Timing(组合逻辑/定时模式) 或Registered/State (寄存器/状态模式)。

Clock(时钟) ：如果用户选择了Registered/State(寄存器/状态)的捕获模式，这一选项允许选择测试内核的取样时钟。

Power-Up State(通电状态) ：这个参数允许指明指定用于逻辑分析仪接口的针脚的通电状态。

第2步. 把测试内核信息加载到FPGAView中

从FPGAView软件窗口中，可以与JTAG编程电缆建立连接(参见图4)，并且连接到TLA系列逻辑分析仪(TLA逻辑分析仪使用WINDOWS平台)或PC工作站上(参见图5)。

在使用ALTERA FPGA芯片时，按Open (打开)工具条按钮，调出一个文件浏览器，选择Quartus II LAI Editor软件以前生成的逻辑分析仪接口(.lai)文件。这样就加载了与LAI核心有关的所有信息，包括每一组的信号数量、组数和信号名称，另外如果设备中的LAI内核多于一个，那么还包括每个LAI内核的信息。

第3步.

把FPGA针脚映射到逻辑分析仪上

下一步是映射FPGA针脚和TLA逻辑分析仪探头之间的物理连接。FPGAView可以自动更新逻辑分析仪上显示的信号名称，与测试内核当前监测的信号相匹配。

为此，简单地点击Probes (探头)按钮，将出现一个拖放窗口，把测试内核输出信号名称与逻辑分析仪上的相应通道连接起来(参见图6)。。对某条目标连接，这个通道分配过程只需一次。