基于FPGA的水声信号采样存储系统设计

摘要：为了提高水声传感器网络通信系统试验和算法研究的效率，水声传感器网络节点需要具有水声通信的原始波形数据的记录功能。本文设计了一种水声信号采样存储系统，实现了数据变速率AD采集、数据环形存储、数据连续读取、数据飞读等功能。该系统具有结构清晰，集成度高，工作可靠等优点，可以有效提高水声传感器网络试验的效率。

1 引言

近几十年来，随着世界各国对海洋开发和利用步伐的加快，对海洋信息进行连续实时监 测的意义越来越重要。水声无线传感器网络(Underwater AcouSTic sensor network,简称 UW-ASN)是海洋环境立体监测系统中的研究热点，它由大量具有计算和通信能力的传感器 节点组成，各节点被分布在指定的海域，执行连续的协同监测任务。鉴于水声信道的带宽有 限、海洋噪声复杂、具有多途效应和多普勒效应[1]，这些特殊性给UW-ASN 中的水声通信、 协议设计等方面带来了很大的挑战，增加了传感器网络设计的复杂性。

为了充分了解水声通信过程中的数据变化，方便对于信道特性分析以及通信方式的选 择，以及大量传感器网络节点之间通信数据的存储，传感器节点必须具备数据采集功能。传 统的水声数据采集存储系统主要由数据采集板卡组成，能够满足数据采集功能，缺点是体积 大，便携性差，难以作为传感器节点的组成部分应用于实际设计中。

本文针对这一问题，提出了基于SOPC(System ON Programmable Chip)的设计方案[2]，利 用其配置灵活、扩展性强、接口丰富等优点，以Altera 公司的Cyclone II 系列FPGA为基 础，设计传感器节点数据采集存储系统，降低了设计的风险，完善了传感器节点功能要求。

2采样存储系统概述

本设计系统的结构如图1 所示，在整个传感器节点的系统当中，将AD 芯片输出的12 位数据，通过设计SDRAM 控制IP 核，实现数据变速率AD 采集、数据环形存储、数据环 形读取、以及数据飞读（实时数据读取）等功能。同时，对于NiosII CPU 设计串口（UART） 协议，以便前置机与传感器节点通信，实现不同命令操作功能，方便对水声试验过程中波形 数据的变化进行仿真处理，以满足试验要求。

本设计采用 MICRO 公司的MT48LC32M8A2 型号容量为32Mbyte 的SDRAM，芯片地 址线为25 位，每个地址存储16 位数据。根据水声通信试验要求，声波频率为40KHz，每 个正弦波采样16 个点，则采样时钟要求至少640KHz，本系统设计采样时钟最大40MHz。 同时，环形存储深度最大为32Mbyte，每次采样存储数据占2byte，则至少可以采样25 秒正 弦波数据。环形存储区域大小，以及采样时钟都可以进行参数化配置，能够满足试验要求。 系统整体分为硬件逻辑设计，与软件程序设计两部分。