基于FPGA的IRIG-B编码器的设计

图5中，通道1(从上至下第一个信号)为M12T输出的100 pps信号PPMl2；通道2(从上至下第三个信号)为IRIG-B的直流编码输出信号；通道3(从上至下第二个脉冲)为从PPM12信号中恢复的每秒脉冲数信号；通道4(最下面的波形)为IRlG-B编码的交流输出波形。图5中示波器的触发点即为B码参考点Pr。

4.3IRIG-B编码输出

4.3.1 直流码输出

为了保证输出信号的边沿和抗干扰，将第4.1节得到的TTL电平B码信号和秒脉冲经高速光耦隔离，输出电路如图6所示。

图6中，输入信号IRIG_B为第4.1节所述FPGA编码模块输出的直流编码信号；pps为FPGA从M12T的100 pps信号中恢复的秒脉冲信号；D350和D351实现了TTL／RS485的电平转换。

4.3.2 模拟调制电压输出

IRIG-B编码的交流码输出电路如图6所示。将第4.2.3节所述数字调制信号通过DAC接口输出到MAX5712上进行D／A转换，经过AD8601滤除高次谐波后，再用电容耦合到由晶体管Q301构成的电压放大器中，然后经600：600的隔离变压器输出。

5 结 语

利用FPGA和M12T授时型GPS内核构成的IRIG-B编码模块采用M12T的100 pps信号触发IRIG-B编码器，使得编码输出的每个码元上升沿均与GPS模块严格一致，每个码元间隔严格相等，而且每个码元的上升沿均可作为同步参考点。利用FPGA的并发处理能力，使得系统实时性好。本文介绍的基于查找表的B码编码方法和通过查找表的数字调制方法具有占用资源小，设计简单，调制输出高次谐波小，信号边沿稳定等特点。

经过软件仿真和系统测试，本文实现的B码编码器中DC码参考点Pr和M12T GPS模块的pps参考点的时间误差小于20 ns，与绝对时间参考点之间的误差小于40 ns，AC码与DC码之间的延迟为100 ns。利用上述方法实现的模块已经成功地应用在我公司的通信管理机和同步时间服务器中，现场运行结果稳定、准确、可靠。