基于FPGA的ISA总线／MMи总线数据转换电路设计
2 硬件设计
2．1 工作原理
如图1所示，转换电路由FPGA芯片EPF10K30-RI208-4、FPGA配置器件EPC2LI20、接收缓冲电路、地址比较电路和总线接收电路组成。工作原理如下：当转换电路工作时，首先根据FPGA配置器件内的文件对FPGA芯片进行自动配置，当ISA总线相应地址位与6位拨动开关值匹配时(拨动开关为预设待转数据模块地址)，选中需要转换数据的地址，然后由ISA数据总线发送数据或命令，FPGA芯片中的译码电路结合地址总线信号和控制总线信号将控制数据转为MMи总线对后级程控模块的控制指令，对后级模块实现控制。本文引用地址：//m.amcfsurvey.com/article/190276.htm
当传递某MMи程控模块的数据时，首先将MMи程控模块初始化，然后由ISA总线发送“模块选址”数据，写入FPGA中地址寄存器后，经译码产生选址信号，并由触发器保持。选址后，ISA总线发送“初始化”指令，写入命令寄存器后，经译码产生初始化信号。当监测到“准备好”信号时，说明初始化成功，发送“清除模块选址”信号。
MMи程控模块接收信息时，在被寻址且发出准备好信号后，ISA总线将要写入程控模块的数据先写入FPGA中的数据输出寄存器中，然后发送到MMи数据总线上，发出“Пpиeм”接收信号，程控模块根据此信号将数据写入相应信息寄存器。信息接收结束后，取消“Пpиeм”接收信号，取消MMи数据总线上数据。程控模块准备接收新的信息字节，并产生准备好的信号。
程控模块发送信息时，在被寻址且发出准备好信号后，由ISA总线控制沿“A0～A2”线路指定接收信息寄存器地址，并发出“Bыд．”发送信号，程控模块根据此信号从发送信息寄存器沿MMи数据总线发出信息字节，所发出的信息字节被读取到FPGA中的数据输入寄存器后由ISA总线控制读出。
2．2 FPGA配置器件电路
FPGA配置器件电路如图2所示，EPC2LI20为配置芯片，工作电压5 V或3．3 V，支持在系统编程(ISP)和菊花链配置，可重复编程；EPF10K 30R1208-4为Altera公司生产FPGA芯片，工作电压为5 V，包含逻辑单元1 728个，存储位数12 288位；JP为通过QuartusⅡ软件对配置芯片进行程序烧写接口。
评论