基于PN序列帧的同步分析及FPGA实现
由于PN序列和AWGN以及d(n)的相关性很小，所以上式中的最后两项可以近似为0，从第一项可以看出，当PN序列和包含在每个符号中的PN序列求相关后在符号的边界处会出现峰值，该峰值可用来实现符号或帧定时。为了实现频偏估计还必须对相关值移位相乘，即：
式(4)中λ[n，0]表示符号起点的估计值，K表示PN序列的长度，一般而言PN序列的长度和符号的长度一致，但如果在一个符号内叠加k=N／K个相同的PN序列就可以得到更大的频偏估计范围，频偏估计范围可表示为：
图2显示了该算法的系统实现框图。接收信号与已知的PN序列求相关，PN序列的长度假设为N，然后将求相关后的值存储在长度为N+1的寄存器内，求其共轭值，并与后N位的值相乘。本文引用地址：//m.amcfsurvey.com/article/190516.htm
在多径信道下，用该算法也能较好地实现帧同步。这是由于用于帧同步的符号中没有包括数据符号，不会对PN序列产生干扰；PN序列良好的自相关性使得用于帧起点判决的峰值非常尖锐，PN序列越长相关性越好，峰值的能量越大，抗AWGN的能力越强。
2 算法FPGA实现
FPGA实现框图如图3所示，数据序列通过读写寄存器与已知事先存储的PN序列进行相关运算，读写寄存器是双端的128×16位RAM，PN序列参考IEEE802．11a长训练符号同步序列(N=52)，这里采用128个采样点，即
PN={1，1，-1，-1，1，1，-1，1，-1，1，1，1，1，1，1，-1，……1，1，1，1}
这128位相关性极强的一系列数据，按地址位编辑成后缀为*mif文件，一旦上电启动就写入ROM中，读地址在读取RAM的数据时同时也就能依次读出ROM数据，然后做两者的相关运算，两路信号经过相关运算送到下一级求其共轭，共轭结果与后来的输入延时128位的复数数据再一一相乘，然后进入求移位相关峰的最大值模块。若连续出现若干个最大峰值，Controler的标志位置高，表明系统可以进行解调处理或者FFT。另外，系统的使能和清零信号也由Controler产生。
评论