新闻中心

EEPW首页>EDA/PCB>设计应用> 基于FPGA的混合扩频发射机设计与实现

基于FPGA的混合扩频发射机设计与实现

作者: 时间:2012-03-30 来源:网络 收藏

clk_sample:时钟信号,NCO时钟采样信号。
data_in:MSK调制器的字符输入端口,其位宽为1b。
reset_n:MSK调制器异步复位控制信号。定义为1表示不进行复位操作,数据有效,MSK调制器正常操作;定义为0表示进行复位操作,数据寄存器清零,MSK调制器清零。
valid:开启MSK调制器的开关。
out:MSK调制器输出端口,其位宽为16b。
outvalid:输出数据的有效位。

3 验证与实现
下面详细叙述采用CycloneⅡ开发板进行编码、组帧、扩频、调制模块的验证结果。
3.1 编码模块的验证
首先验证RS编码模块。采用输入信号为1~223,这223个十进制数。通过Matlab仿真,输出的校正位应该是104,237,65,17,239,22,155,184,61,164,225,240,171,17,31,251,196,2,221,208,31,239,17,192,196,214,197,41,87,190,41,120。QuartusⅡ测试结果由图6所示。从图中可以看出,设计符合要求。

本文引用地址://m.amcfsurvey.com/article/190567.htm

h.jpg


其次验证交织编码模块。输入数据为上面RS编码器的输出。输出数据为1,17,33,…;2,18,34,…;3,19,35,…;…;16,32,48,…。仿真结果如图7所示。由于数据太长无法显示,只显示部分。

i.jpg


最后验证卷积编码,同时达到验证整个编码器的功能的目的。输入数据为上述编码输入的数据。根据Matlab的仿真,输出的数据为1,1,1,0,1,1,1,1,0,0,0,1,1,1,0,0,1,1,1,0,…。仿真结果如图8所示,参考时钟为clk16。

j.jpg



评论


相关推荐

技术专区

关闭