基于FPGA的混合扩频发射机设计与实现
3．2 组帧模块的验证
组帧模块比较简单，状态标识通过外界输入，且长度要求为31b。此模块的输入数据为上面编码模块的输出数据。仿真结果如图9所示，从frame_valid为高电平开始，输出12 b的“1”的导频码；后面是7 b的帧同步码——巴克码；之后，将部分状态标识数据与卷积编码器的输出数据1，1，1，0，1，1，1，1，0，0，0，1，1，1，0，0，1，1，1，0，…依次输出；最后输出剩余状态标识数据。
3．3 扩频模块的验证
扩频实现原理：输入数据与扩频码进行异或运算，需要一个异或运算器，如图10所示。本文引用地址：//m.amcfsurvey.com/article/190567.htm
图10中clk：时钟信号，异或运算器在其上升沿处数据采样。
frame_data：异或运算器的数据输入端口，其位宽为1b。
frame_valid：输入数据的有效标志位。
gold_valid：GOLD码输出有效标志位。
gold_data：GOLD码。
goldout_valid：输出数据有效标志位。
gold_out：异或运算器输出端口，其位宽为1b。
扩频模块的输入数据为组帧模块输出的数据，码为GOLD码。仿真结果如图11所示，clk16_31是采样时钟，frame_out是数据输入，gold是GOLD码输入，out为输出。
3．4 调制模块的验证
由于是验证模块的正确性，因此时钟与数据都是随便取的。将程序下载到FPGA平台上，通过SignalTapⅡ捕捉数据。结果如图12所示，clk1M是输入数据，out是MSK调制的输出结果。
4 结语
FPGA是整个发射机的核心，且FPGA的可编程性使电路的设计更具灵活性。本文即是以FPGA为硬件设计平台，QuartusⅡ为设计工具设计实现的一种直扩／跳频混合扩频发射系统。给出了发射机的系统模型，以及各个模块的设计原理和仿真波形。仿真结果表明该FPGA设计是正确可行的，加入了扩频模块，使得整个系统具有较高的性能指标，输出稳定无毛刺。
评论