基于FPGA的循环冗余校验实验系统的实现
2、其他部分的设计
(1)数据输入电路部分：将其设计成为一个FIFO的数据缓存器，这样做的目的，可以接收源源不断传来的数据，另一方面考虑到可能传输出现差错，可以从缓存将数据调出来重新传输一遍，直到正确传输为止，才删去数据。
(2)显示电路部分：输入数据与输出数据都可以采用数码管来进行显示，通过数码管显示可以清楚地观察到传输过程中数据传输的准确性。传输过程出现的差错可以由接收端反馈，在发送端可以用LED灯进行提示。
(3)按键消抖电路部分：由于设计采用开关是机械开关结构，因此在开关切换的瞬间会在接触点出现信号来回弹跳的现象。基于VHDL的按键消抖法主要有三种：电平检测消抖法、定时检测消抖法以及脉宽检测消抖法。本系统采用定时检测消抖法可以进行按键的消抖。
至于时钟电路，对于数码显示电路而言，需要额外提供一个较高频率的扫描电路，其他的时钟可以用普通的时钟提供。
实验系统的实物图如下：本文引用地址：//m.amcfsurvey.com/article/190601.htm
四、结束语
基于以上的系统的架构和主要的设计思想，我们通过两台EDA实验箱完成了CRC循环冗余校验，模拟了现实的完整的包含发送、传输和接收模块的系统，实验证明，系统能够完成CRC校验，拓展了设备的功能，提高了设备的利用率，达到了设计的目的。
fpga相关文章:fpga是什么
评论