新闻中心

EEPW首页>EDA/PCB>设计应用> 基于Nios II处理器的SVPWM IP Core设计

基于Nios II处理器的SVPWM IP Core设计

作者: 时间:2012-03-09 来源:网络 收藏

以区间1中的电压矢量Vref为例,可将其分解为矢量和之Va和Vb,这2个电压矢量分别是电压矢量V1和V2在时间间隔T中有效作用时间ta、tb的等效电压矢量
d.jpg
为降低转换频率,零电压矢量也用于矢量合成,零矢量作用时间为t0。即PWM周期TPWM等于ta、tb、t0之和
e.jpg
以上讨论的是Vref在区间1中的情况,其中θ是Vref与该区间中那个滞后电压矢量的夹角,对其他区间除了用于合成Vref的2个基本电压矢量不同外,分析计算过程完全相同,滞后、超前的2个电压矢量作用的时间亦分别由式(7)和式(6)给出。
1.2 七段式电压空间矢量PWM波形
矢量的作用效果与其持续时间有关,为使磁链运动平滑,可以将各矢量分2次产生,为减少开关次数以降低开关损耗,每次仅改变三相逆变桥中一个桥臂的控制信号,由此得到各扇区桥臂开关切换顺序,如表1所示,区间1相应的桥臂控制信号时序如图3所示,考虑到开关切换顺序之后,图3中t0’=(TPWM/2-t1-t2)/2,T0’=t0/4,对奇数区间t1=ta/2,t2=tb/2;对偶数区间t1=tb/2,t2=ta/2。

本文引用地址://m.amcfsurvey.com/article/190673.htm

f.jpg



关键词:SVPWMNiosCoreIP

评论


相关推荐

技术专区

关闭