基于Nios II处理器的SVPWM IP Core设计

(1)寄存器组。
寄存器组提供了该IPCore与CPU交换信息的通道。当采用NiosII作为微控制器时，用户可以通过Avalon总线采用基地址+偏移量的方式访问IP Core内部的6个寄存器，如表2所示。