基于FPGA的程控滤波器的设计
LTC1068的时钟频率与通带之比为200:1,由于LTC1068内部对时钟信号CLK二倍频,所以当截止频率最小为1 kHz时,内部时钟频率其实为400kHz,故在LTC1068后面再加一个截止频率为450kHz的低通滤波器以滤除分频带来的噪声及高次谐波。
3.3 低通滤波模块
用MAX297实现低通滤波器。开关电容滤波器MAX297可以设置为8阶低通椭圆滤波器,阻带衰减为-80dB,时钟频率与通带频率之比为50:1。通过改变CLK的频率,即可满足滤波器-3 dB截止频率在1~20kHz范围内可调,步进1 kHz的要求。
在使用MAX297时要注意的是,当信号频率和采样辨率同频,开关电容组在电容上各次采到相同的幅度为信号幅值的信号,相当于输入信号为直流的情况,使滤波器输出一个直流电平。同理,当信号频率为采样频率的整数倍时,也会出现相同的现象。为此,在其前面,要增加模拟低通滤波器,把采样频率及其以上的高频信号有效地排除。故又用一级MAX297,截止频率设置为50kHz。其中时钟频率设置为2.5 MHz。在其后面,也要增加低通滤波器,其截止频率为150 kHz,以滤去信号的高频分量,使波形更加平滑。具体电路如图4所示。
评论