新闻中心

EEPW首页>EDA/PCB>设计应用> 基于FPGA的程控滤波器的设计

基于FPGA的程控滤波器的设计

作者: 时间:2012-02-09 来源:网络 收藏

3.4 四阶椭圆低通模块
系统要求制作一个四阶椭圆型低通滤波器,带内起伏≤1 dB,-3 dB通带为50 kHz,采用无源LC椭圆低通滤波器来实现。用Filter Sol ution模拟仿真滤波器,随后在Multisim中再模拟仿真并调整电容、电感的参数使其为标称值。此外,在椭圆滤波器前后接射级跟随器避免前后级影岣。具体电路如图5所示。

本文引用地址://m.amcfsurvey.com/article/190784.htm

e.jpg



4 系统软件设计
系统软件设计由单片机和组成,用户可以通过界面的显示选择高通、低通和椭圆滤波器,可以设置截止频率,同时可以显示幅频曲线。其中单片机主要完成用户的输入输出处理和系统控制,主要完成的功能有:控制AD9851产生扫频信号、控制滤波器截止频率的时钟信号的产生以及控制两块D/A以显示幅频特性曲线。程序流程图如图6所示。

f.jpg



5 测试方案与测试结果
5.1 放大器测试
放大器输入端的正弦信号频率为10 kHz,振幅为10 mV,设定增益大小分别为10、20、30、40、50、60dB,用示波器测量实际输出幅值,计算出实际增益,其误差小于1%。此外,测得放大器通频带为1~200kHz。
5.2 低通、高通滤波器测试
将放大器增益设置为40dB,滤波器设置为低通滤波器,预置滤波器截止频率在1~30 kHz范围,步进为1kHz。用示波器测量实际截止频率,计算相对误差小于1.5%,且2fc处的电压总增益小于20dB。高通滤波器测试方法同理。
5.3 椭圆滤波器测试
放大器增益设置为40 dB,用示波器测量实际-3 dB截止频率和200 kHz处的总电压增益。测得fc=50.0kHz,在150 kHz处幅度就已几乎衰减到0。
5.4 幅频特性与相频特性测试
测量低通、高通滤波器的频率特性,在示波器上显示其幅频特性曲线,与所设置的滤波模式及截止频率相符。

6 结束语
本系统放大器增益范围10~60 dB,通频带1~200 kHz,增益误差小于1%。滤波器截止频率范围1~30kHz,误差小于1.5%。椭圆滤波器截止频率误差为0,在150 kHz处幅度几乎衰减到0。误差主要来源于时钟频率,当截止频率为20 kHz的时候,所需最高的时钟频率为2MHz,不能保证很好的时钟沿,而且时钟频率也不可能精确地控制,以及放大器的非线性误差。此外,利用DAC0800和有效值检波电路实现了幅频特性测试仪,系统整体性能良好。整个系统在单片机和的有机结合、协同控制下,工作稳定,测量精度高,人机交互灵活。


上一页 1 2 3 4 下一页

关键词:FPGA程控滤波器

评论


相关推荐

技术专区

关闭