线性调频信号基于FPGA IP核的脉冲压缩设计
2脉冲压缩系统设计
该系统的主要功能是对线性调频I／Q基带信号进行高速采集，然后在FPGA中实现线性调频信号的脉冲压缩，之后通过D／A变换器输出脉压结果，监测脉压后的波形。
2．1 系统硬件平台
该系统硬件平台主要包括：差分驱动电路，A／D采集电路、FPGA电路、晶振等电路、电路结构框图如图3所示。本文引用地址：//m.amcfsurvey.com/article/191135.htm
FPGA采用的是Xilinx公司的芯片XQ2V1000，其配置芯片为Xilinx公司的PROM芯片XQ18V04，以主动串行方式对FPGA进行上电配置。差分驱动电路选用ADI公司的AD8138，A／D、D／A电路分别为ADI公司的14位高速模／数转换芯片ADS5500和14位高速数／模转换芯片DAC5675A。硬件电路的设计注重细节：I／Q两通道传输线设计时保证线长相等，使得I／Q时延带来的相位误差一致；采用DCI(DigitaUy Controlled Impe-dance)端接技术，在FPGA的每个bank上外接两个参考电阻来对该bank的每个I／O管脚实现端接，减少外接电阻的数量，实现阻抗匹配，提高系统的稳定性；做好电源滤波，对元器件进行合理布局，布线，对模拟信号和数字信号进行有效隔离，减小信号间串扰。
2．2 软件设计流程
整个脉冲压缩处理在时间上是顺序的，是典型的数据流驱动的系统，即先进行FFT，复乘然后是IFFT及FIFO输出，脉冲压缩的总时序关系见图4。该系统实现1 024点的脉冲压缩，算法上采用基于IP核的设计方法。主要用到了FFT核，乘法器核以及单口Block Memory核，这些IP核的应用及脉冲压缩的具体实现如下所述。
评论