基于FPGA的高速数据处理系统设计

扰动识别部分由于采用的是平方后积分并与阈值比较的模式，属于顺序计算，耗时不多，数据处理耗时的主要部分是扰动定位计算。扰动定位计算采用的是相关计算，其所消耗的时间在计算速度固定时，由数据长度L和相关长度(移位次数)n决定。进行一次相关计算的计算量为Ln次乘法和(L-1)n次加法。
在FPGA数据处理方面，当资源成本为主要制约时，根据速度要求，采用串行结构实现或DA结构实现；当速度成为主要制约时，则根据资源成本因素，采用并行结构实现或DA结构实现。而DA结构主要是通过对资源合理的利用来减小资源的空闲时间，从而提高系统的速度。但是对于本系统，在计算过程中各资源几乎是在全速运行，DA结构并不能提高系统的速度，所以需通过并行结构(图4)来提高系统运行速度。通过图4可以看出，如果采用串行结构，整个相关计算由1个XtremeDSP Slice(或者1个单核处理器)完成，每完成一次互相关运算，整个数据段移位一次，共移位n次。因此为了及时处理采集到的数据，串行结构的计算速度至少是采集速度的n倍(根据传感长度不同，n最大可达2 500)。而AD7356最高采样速率可以达到5 M／s，因此计算速度过快，单个XtremeDSP Slice不可能完成。而如果采用s个XtremeDSP Slice并行结构，则一次互相关计算相当于串行结构时的s次互相关计算，而本来需要移位n次完成的计算，现在只需要m(图4中变量m=n／s)次移位，每次移位s，即可完成。因此，每个XtremeDSP Slice的计算速度为采集速度的m倍，可以有效减少对计算速度的要求。