基于FPGA的高速数据处理系统设计
2．2 仿真实验结果
为了比较串行结构和并行结构的计算速度，在Xilinx 7．1ISE平台中(Virtex-4器件的最低版本要求)，选用Virtex-4系列的XC4VSX25器件，用Verilog HDL语言设计串行结构和并行结构，并在ModelSim中对两种结构进行仿真比较。由于仿真时间长度的限制，采用5位128长度的三角波模拟采集到数据，并将XtremeDSP? Slice的计算速率设定在250 M／s，仿真波形结果如图5所示。本文引用地址：//m.amcfsurvey.com/article/191296.htm
从图5中可看出，采用串行结构，计算耗时约为15．8 ms，而采用4个XtremeDSP Slice的并行计算结构，计算耗时约为4．2 ms。从仿真结果的比较可知，串行结构耗时约为并行结构的4倍。因此，在本系统中并型结构的计算速度是正比于并行度的，这与理论上并行计算可以成倍减少计算时间的分析一致。
3 结束语
通过以XC4VSX25为核心的嵌入式系统，实现数据采集、数据存储、LCD显示、USB数据传输和数据处理，完成光纤微扰动传感的扰动识别和定位功能，具有高速、实时、低成本、高灵活性的优点。本系统利用系统内特有的硬件结构XtremeDSP Slice实现高效高速的数据处理，同时在ISE软件中XtremeDSP Slice以IP核形式使用，无需自己构造乘法器和加法器，既节省了大量FPGA资源又大大减少开发难度。通过仿真比较可以看出，本系统中并型结构的计算速度是正比于并行度的，因此可以通过提高并行度来提高系统的计算速度，满足高速实时的数据处理要求。
干涉仪相关文章:干涉仪原理
评论