新闻中心

EEPW首页>EDA/PCB>设计应用> 一种高效咬尾卷积码译码器的设计与仿真

一种高效咬尾卷积码译码器的设计与仿真

作者: 时间:2010-09-29 来源:网络 收藏

2 TBCC译码算法的实现
2.1 分支度量(branch metric)的计算
维特比译码算法采用ML准则,其分支度量可通过下式计算:
17b.JPG
2.2 加-比较-选择器(ACS)
图3所示是ACS的状态转移蝶形图。实际上,卷积码的Trellis图具有如下性质(LTE中TBCC编码约束长度为7):

17c.JPG


对于每一个状态,其前面的状态为i1和(i1)+32;而对于每一个状态,其后面的状态为(i>>1)%64和(i>>1+1)%64。
上述性质在硬件实现时非常好用。由上述性质可以给出路径度量的计算式:
17d.JPG
从上面的公式可以看出。计算一个蝶形图需要4次加法和2次比较。图4所示是ACS路径度量蝶形图。此外,操作时还可采用Andries的简化方法来减小硬件开销,其公式如下:

17f.JPG

计算出需要2次加法。对于LTE中约束长度为7的TBCC来说,总共有64个状态,可以分别在两个蝶形图里面使用(符号会有所变化),这样,加法器就减小为32,加上每个路径度量更新还需要一个加法器,这样共需要的加法器为32+64=96,比之前未简化的算法少用了32个加法器。



评论


相关推荐

技术专区

关闭