基于流水线技术的并行高效FIR滤波器设计

4FIR滤波器的电路设计与仿真结果

在数字滤波器设计时，首先根据滤波器的频率特性，选定滤波器的长度和每一节的系数。就目前的设计手段而言，对节数和系数的计算可以采用等波动REMEZ逼近算法编程计算。但是，目前最好的方法还是使用使用的EDA软件来完成。在选择了设计方法和设计要求后，计算出各节系数，并以图形的直观形式显示幅频、相频、冲激响应和零极点图。

图6是一个采用等波动设计方法生成的均方根升余弦（RRC）FIR滤波器的频域特性。其中，滚降系数为0.35，输入数据率是2.048MHz。

由于在数字滤波器中，各节系数字长有限，所以还要对计算出来的实系数进行量化处理，即浮点数向定点数转换。系数量化后的频域特性如图7所示，量化字长为12。

笔者采用流水线技术，根据得到的滤波器系数用VHDL语言编写了滤波器程序。为了充分利用FPGA中四输入查找表的电路结构，一般采用每8节为滤波器的一个基本单元。设计中通过采用流水线技术提高速度，对于更多阶数滤波器的设计，可以采用扩展的方法来实现。仿真结果如图8所示。