基于SOPC的低电压电泳芯片系统平台设计

　　如图1所示，在一片CyclonII 2C35 FPGA中，采用SOPCBuilder构建主从双CPU架构的系统，其中CPU1作主控,负责电泳信号的数据采集、处理及任务分配；CPU2作协处理，负责低电压电泳芯片进样控制电路、分离电压控制。主控CPU1采集电泳信号后，将部分数据，如是进样还是分离、是否结束、电压是否施加到下一电极对等标志发送给从CPU2处理, 然后由CPU2再控制相应地控制电路，最终实现电极施加电压位置与待分离组分运动范围保持一致。这种结构由于CPU1和CPU2各自控制一部分电路模块，且主、从CPU交换的数据较少，有利于保障整个系统的高速采集与控制处理。主从CPU之间数据交换通过内嵌的双口RAM来实现。若主、从CPU数据交换多且频繁，一般不采用此种主从结构[6-7]，可采用流水线结构，无论怎样的架构，系统都可在不改变硬件的条件下，通过软件更新就可实现双CPU架构的改变。

　　4 系统软件的设计

　　本系统的软件设计，主要包括：基于SOPCBuilder定制的低电压运动控制模块设计，基于Avalon流模式电泳信号采集IP核设计，负压进样控制模块设计、片上系统集成开发软件设计、片上系统与PC机之间的通讯设计以及上位机电泳谱分析分析软件等组成。其中，上位机开发软件为C++ Builder。由于篇幅有限，本文仅给出低电压运动控制控制流程图以及毛细管电泳芯片采集与控制软件结构图，分别见图5，图6所示。

图5 低电压运动控制流程图

图6 毛细管电泳芯片采集与控制软件结构图

　　5 结　论

　　本文提出了一种基于SOPC的低电压毛细管电泳芯片采集与控制的实现方法。通过在Altera的CyclonII FPGA中利用SOPC Builder库中的NiosII软核处理器，基本IP核以及自定制IP核，能灵活快速地搭建真正意义上属于自己的采集与控制SOPC系统，缩短开发周期；通过内嵌于FPGA内部的NIOSII软核处理器,能灵活方便地实现多处理器并行处理结构，保证系统高速处理；采用单芯片实现片上系统使系统解决方案更可靠、更廉价、更简洁；通过定制指令,利用FPGA多个并行处理单元, 使得在某些方面的处理能力大大超过硬核处理器，如DSP处理器；该方案由于采用SOPC技术能通过软件的不断更新实现系统硬件以及软件的升级与换代。

　　本文作者的创新点：将SOPC技术应用于生物芯片的控制与检测，在硬件不变的条件下，通过软件更新就可对整个系统进行升级换代，特别适合生物芯片技术前期开发以及探索性研究。