MSP430X5XX的时钟系统与低功耗模式
加入技术交流群
430系列单片机中有各种时钟信号，第一次接触免不了一头雾水。而且如果想发挥430低功耗的优势，就不得不对它的时钟系统（Unified Clock System）有所了解。
1. 时钟模块总览
这是MSP430X5XX的时钟系统框图。乍一看很复杂，不过简化之后就清楚多了
左边的模块——XT1、内建时钟（DCO）、XT2用来产生时钟源，也就是右边最终输出的时钟信号的基准信号。
而时钟调整模块负责将源时钟信号选通、分频输出成系统使用的三大时钟信号——MCLK，ACLK和SMCLK，分别是系统的主时钟（供CPU使用），辅助时钟（可给外设模块使用，也可以从管脚引出），子系统时钟（外设模块时钟，可从管教引出）。
2. 调整模块
调整模块的主要工作分为两步：选通、分频。ACLK调整模块如下图所示
左端进线是源时钟信号。红色标出来的是XT1CLK信号。由图易知，XT1CLK要变成ACLK信号，需要经过两次选通，一次分频，也就是我红色标出来的路径。第一个选通器可通过设置SELA来控制，分频器可以通过设置DIVA来控制，正常工作的时候，最后一个选通器总是打开的，这里不讨论。换言之，要想设置ACLK，我们只需要配置SELA和DIVA。例如，如果我们希望ACLK是XT1CLK的2分频的话，需要设置SELA={0}，DIVA={1}。再给一个来自TI的例子
SELA具体的含义如下图所示：
顺便说一句，TI的这个例子没有设置DIVA，用了默认值。
3.REFO、VLO和DCO
有了上述的理解，再参照slau208e，我相信不难写出我们想要的代码。不过整个UCS中最有特色的部分还没有介绍，那就是REFO、VLO和DCO。
REFO是内建的参考时钟，它很稳定，可以作为FLL的时钟基准（FLL是什么待会再说）。MSP430F5418上的REFOCLK是32.768kHz的。
VLO是一个内建的低频时钟。在5418上，它的频率是8.6kHz。
DCO是Digitally-Controlled Oscillator，数控晶振。它可以产生频率很高的时钟。通过配置，它可以产生百兆以上的时钟信号。在5418上，电压等级1的时候，不用XT2，有FLL（这个FLL到底是什么呢？），我调出的最高频率是26MHz。
UCSCTL4 |= SELA_2;这句话将ACLK的源设置为REFO。// Set ACLK = REFO
SELA具体的含义如下图所示：
3.REFO、VLO和DCO
有了上述的理解，再参照slau208e，我相信不难写出我们想要的代码。不过整个UCS中最有特色的部分还没有介绍，那就是REFO、VLO和DCO。
REFO是内建的参考时钟，它很稳定，可以作为FLL的时钟基准（FLL是什么待会再说）。MSP430F5418上的REFOCLK是32.768kHz的。
VLO是一个内建的低频时钟。在5418上，它的频率是8.6kHz。
DCO是Digitally-Controlled Oscillator，数控晶振。它可以产生频率很高的时钟。通过配置，它可以产生百兆以上的时钟信号。在5418上，电压等级1的时候，不用XT2，有FLL（这个FLL到底是什么呢？），我调出的最高频率是26MHz。
评论