新闻中心

EEPW首页>测试测量>设计应用> 数字示波器之DMA高速数据采集方案设计

数字示波器之DMA高速数据采集方案设计

作者: 时间:2017-01-12 来源:网络 收藏

  本刊前两期给出了数字示波器DIY制作方案,第一篇集中介绍了LCD绘图显示,第二篇介绍了模拟信号调理,完成这些内容学习之后,读者可能会发现一个致命的问题,那就是高速数据采集,前面给出的方案是基于MCU控制的ADC,这种方案致命的缺陷是数据采集的速度慢,对频率稍高的信号无法有效采样,本篇将介绍一种MCU加CPLD控制的DMA高速数据采样方案。

本文引用地址://m.amcfsurvey.com/article/201701/337769.htm

  一、传统低速数据采集

  传统MCU控制的ADC数据采集原理框图如图1所示,MCU运行驱动程序控制ADC循环转换,每次转换通常由启动、查询等待、读取数据、写入RAM几个过程,每一个过程都需要CPU执行若干指令来实现,这样的数据采集不仅受ADC速度,尤其是受到MCU运行速度影响,通常只能做低速数据采集。

  二、DMA数据采集

  DMA也就是DirectMemoryAccess简称,是直接内存存取的意思,DMA的主要优势是可在无CPU干涉的情况下进行数据的交换,可以将ADC的速度发挥到极致。基于MCU加CPLD控制的DMA原理框图如图2所示。MCU通过对CPLD的控制,实现让出数据总线,由CPLD时序逻辑电路控制AD循环转换并将结果直接存储到RAM中,这个循环过程是纯硬件电路实现的,因此速度快,不受MCU速度影响。MCU查询到一帧数据采集完成后,再夺回数据总线,从RAM中读取数据,处理数据并显示波形。

  下面我们结合具体的器件来介绍这种DMA方案,ADC器件选择TLC5510,RAM选择UT62256,32KSRAM。

  TLC5510是美国德州仪器公司生产的8位半闪速结构模数转换器,它采用CMOS工艺制造,可提供最小20Msps的采样率。

  TLC5510的工作时序图如图3所示,时钟信号CLK在每一个下降沿采集模拟输入信号。第N次采集的数据经过2.5个时钟周期的延迟之后,在时钟上升沿将转换得到的结果送到内部数据总线上,在时钟其他时间段数据保持不变。可以看到,该器件可以在20MHz时钟信号驱动下以20MHz的采样率采集数据,平均获得一个数据只要0.05μs。


  RAM数据写入时序图如图4所示。RAM的写入条件是具备确定的地址ADDR,CE=0,WE=0,OE=1;数据线上的数据将被写入RAM内部相应的单元。

  综合TLC5510的工作时序和RAM的写入时序,提出如图5所示的驱动过程。基于同一个时钟信号驱动,在时钟下降沿①、低电平②、上升沿③、高电平④4个节拍中,同步实现AD转换和数据写入RAM。


上一页 1 2 下一页

评论


技术专区

关闭