用混合信号示波器识别建立和保持时间违规

_____

信号之间的时间关系对数字设计的可靠运行至关重要。对于同步设计，时钟信号相对于数据信号的时间尤为重要。使用混合信号示波器，可以轻松确定多个逻辑输入和时钟信号之间的时间关系。建立和保持时间触发器自动确定时钟与数据时间关系。

建立时间是指在有效时钟边缘发生之前，输入数据信号保持稳定（高或低）的时间。保持时间是指在有效时钟边缘发生之后，输入数据信号保持稳定（高或低）的时间。同步器件（如触发器）的元件数据手册中规定了设置和保持时间。必须满足设置和保持时间的要求，才能确保元件能够正确可靠地工作。

混合信号示波器（MSO）由于能够捕捉信号的模拟和数字表示并以时间关联的格式显示它们，非常适合验证数字信号的信号完整性和调试数字电路。本文以5系列MSO为例说明，2、4、5和6系列MSO操作方式相同。MSO2000和MSO5000系列示波器遵循相同的原理，但用户界面有所不同。它们都结合了专业级示波器的性能和逻辑分析仪的基本功能。3系列MDO、MDO3000和MDO4000系列混合域示波器也提供16通道逻辑分析仪功能。这里，MSO中提到的任何功能或能力也适用于MDO产品。

MSO设置

理解数字时间分辨率（数字采样率）

一个重要的MSO采集规格是用于捕获数字信号的时间分辨率。采样率在不同的MSO型号之间有所不同。在进行建立和保持时间测量时，了解时间测量分辨率非常重要。

数字采样率和记录长度

表1 列出了集成电路的建立和保持时间规格，通常为几纳秒或更短。当使用MSO的数字逻辑输入测试它们时，必须考虑逻辑输入的时间分辨率

图1 使用自动测量快速验证逻辑信号幅度

设置数字阈值

混合信号示波器的数字通道像数字电路一样，将数字信号视为逻辑高或逻辑低。这意味着只要振铃、过冲和地弹不引起逻辑转换，这些模拟特性对MSO来说就不是问题。与逻辑分析仪一样，MSO使用用户指定的阈值电压来确定信号是逻辑高还是逻辑低。

MSO的模拟通道可以快速检查数字信号的逻辑摆幅。在图1中，示波器自动测量数字信号的幅度约为3.6V。对于具有对称电压摆幅的逻辑系列，如CMOS，阈值为信号幅度的一半。然而，对于具有非对称电压摆幅的逻辑系列，如TTL（晶体管-晶体管逻辑），通常需要参考组件数据表并将阈值定义为逻辑器件的最大低电平输入电压（TTLVIL=0.8V）和最小高电平输入电压（TTLVIH=2.0V）之间的中点（TTLV阈值=1.4V）。

图2 在同一个TLP058数字逻辑探头组上设置混合逻辑系列（TTL和CMOS）的阈值

大多数泰克MSO提供每通道阈值设置，这对于调试具有混合逻辑系列的电路非常有用。图2显示了5系列MSO使用8通道TLP058探头测量多个逻辑信号。TTL信号阈值设置为1.7V，3.3VCMOS信号阈值设置为1.65V，5VCMOS信号阈值设置为2.5V，从而能够可靠地同时采集各种逻辑信号。

对于3系列MDO、MSO2000和MDO3000系列，阈值是按探头组（一个8通道的组）调整的，因此TTL信号将在一个探头组上，而LVPECL信号将在第二个探头组上。

图3 探头颜色编码与波形颜色编码相匹配，使得更容易看到哪个信号对应哪个测试点

解读彩色编码数字波形显示

数字定时波形与模拟波形非常相似，只显示逻辑高和低电平。为了简化分析，TektronixMDO/MSO示波器将逻辑低电平显示为蓝色，逻辑高电平显示为绿色，即使过渡不可见，也能看到逻辑值。波形标签的颜色还与探头的颜色编码相匹配，使得更容易看到哪个信号对应哪个测试点，如图3所示。

图4 在MDO/MSO系列上的定时采集示例。定义了三条并行总线，并利用器件的时钟信号对其进行解码

数字定时波形可以组合成一个总线。一个数字信号被定义为最低有效位，其他数字信号代表二进制值的其他位，直至最高有效位。然后，示波器将总线解码为二进制或十六进制值。

图5 模拟通道与数字通道时间对齐

消除通道之间的时间偏移

每台TektronixMDO或MSO系列示波器都有兼容的逻辑探头。为了简化数字测量，示波器会补偿逻辑探头的传播延迟。因此，不需要进行数字通道探头的相差校正。

然而，为了更好地进行模拟和数字波形之间的时间关联测量，重要的是消除模拟到数字的时间偏移。在图5所示的示例中，为了将模拟通道与数字通道对齐，模拟波形的2V（50%幅度）位置与在2V阈值处发生的数字信号过渡时间对齐。手动调整相差值以将模拟通道对齐到数字通道。此相差校正过程需要对任何其他模拟通道重复进行。

当更换模拟探头时，应检查模拟通道的偏移；当测量不同的逻辑系列时，应检查数字阈值。配置好阈值和偏移后，示波器便可以用于验证和调试数字电路。

图6 触发器行为示例

图7 这个74HCT74触发器看起来按预期工作

触发器时间测量

最简单的同步逻辑器件是触发器。D输入的逻辑状态只有在时钟上升沿之后（经过D触发器传播延迟后）才会出现在Q输出上。MSO是验证触发器工作状态和调试数字电路的理想工具。

乍一看，如图7所示，触发器似乎按预期工作。数据信号在时钟上升沿之前已经稳定了几纳秒，并且在时钟边沿之后保持稳定了几纳秒。从时钟边沿到Q输出的传播延迟大约是6纳秒。

图8 74HCT74触发器上的建立时间违规导致Q输出未改变

在图8中，数据信号在时钟边沿之前仅300ps发生变化，远低于15ns的建立时间规范——这是一个建立时间违规。注意，Q输出没有如预期那样改变状态。

注意图8中信号过渡周围的灰色区域。MSO显示这些区域以指示与数字采样率相关的时间不确定性。

图9 74HCT74触发器上的保持时间违规导致Q输出未改变

图9显示了一个数据信号在时钟边沿后大约300ps发生变化的实例。这远低于3ns的保持时间规范——这是一个保持时间违规。再次注意，Q输出没有如预期那样改变状态。

图10 在74LVCG74触发器上的自动建立和保持时间违规触发捕获了许多错误

捕获建立和保持时间违规

MSO具有一种专门的触发模式，旨在自动捕获每个建立和/或保持时间违规。建立和保持时间触发器测量时钟信号与数据信号（或某些MSO上的数据信号）之间的时间关系，并在建立时间或保持时间低于规范时捕获信号。这种功能简化了调试工作，还可以用于设计的无人值守监控。

在查阅74LVCG74组件数据表后，将建立和保持时间触发参数分别设置为2纳秒和1纳秒，以捕获任何违规情况，如图10所示。MSO会自动触发在第一个违反指定参数的输入条件上。

图11 脉冲宽度触发器在74LS74触发器的输出上捕获到一个窄脉冲故障

在上一个例子中，建立和保持触发器用于触发触发器的输入。另一种方法是触发设备输出的信号错误，并捕获输入信号进行分析。

在下一个例子中，一个基于74LS74低功耗肖特基TTL技术的旧设计出现了间歇性错误。高电平的最低输出电压为2.4V，因此所有高电平输出信号应至少达到该电压。该设计基于20MHz时钟（周期50ns），因此所有输出脉冲的宽度应至少达到这个周期的一半。

掌握这些信息后，示波器可以快速确定输出信号是否按预期工作，并在不正常时捕获输入和输出信号。图11显示了脉冲宽度触发器捕获到的一个窄脉冲故障，即脉冲宽度小于该设计预期的最小脉冲宽度的一半。

图12 窄脉冲触发器轻松捕获了74LS74触发器输出上的低幅度窄脉冲

不仅仅是在触发器的输出上出现了间歇性故障，一些故障还表现出低幅度。图12显示了一个窄脉冲触发器捕获到的低幅度脉冲，这些脉冲不符合组件的规范。

图13 在74LVCG74触发器上的建立时间违规触发的光标测量

使用这些触发设置中的任何一个，您都可以捕获输入和输出信号。图13显示了使用光标进行的建立时间测量，清晰地指示了建立时间违规（大约6ns，远低于20ns的最小值）。混合信号示波器结合了基本的逻辑分析仪功能和示波器的模拟信号分析功能。

TektronixMSO和MDO系列包括建立和保持时间触发、脉冲触发以及高分辨率数字采样，以便于快速数字调试。