新闻中心

EEPW首页>EDA/PCB>业界动态> 国研院开发新芯片 大幅提升讯号传输速度

国研院开发新芯片 大幅提升讯号传输速度

作者: 时间:2014-01-09 来源:工商时报 收藏

  国研院今发表「积层型3D-IC」技术,可将讯号传输速度提升数百倍、耗能降低至少一半。预计今年便可运用在显示器上,未来将陆续与国内记忆体、面板及晶圆代工产业合作,估计技转金约需上亿元,是国研院截至目前为止的最高技转金额。

本文引用地址://m.amcfsurvey.com/article/215326.htm

  新世代要求多功能、可携式智慧行动装置,需要传输速度更快、更低耗能的晶片来处理,因此近年来积体电路(IC)制作渐由平面2DIC衍伸出立体结构的3DIC,藉由IC堆叠来缩短讯号传输距离。目前半导体厂制作3DIC主要是以「3D-IC技术」,将两块分别制作完成的IC晶片以垂直导线连接,距离大约50微米。

  国研院奈米元件实验室前瞻元件组组长谢嘉民,过去技术就像101只能住1楼和顶楼,且中间只有1台电梯(垂直导线)连接,讯号传输速度慢,积层型3D-IC技术则如同一栋2层楼的房子,却有多部电梯可同时上下有效提高讯号传输速度并减少耗能。

  谢嘉民并指出,技术在加热制作第2层时,可能会损坏到已经做好的第一层IC,但国研院开发出「奈米级雷射局部加热法」及「奈米级超薄高品质矽薄膜技术」,可以在加热第2层IC时不损及第1层,突破长久以来积层型3D-IC技术的瓶颈,并将两层IC间距离缩短到0.3微米,是现有技术的150分之1。

pic相关文章:pic是什么


加速度计相关文章:加速度计原理


关键词:矽穿孔芯片

评论


相关推荐

技术专区

关闭