SL11R单片机外部存储器扩展
表2SL11R读周期参数
| 符 号 | 参 数 | 最小值 | 最大值 |
| tCR tRDH tCDH tPRW tAR tAC |
CS下降沿到RD下降沿 RD上升沿到数据保持 CS上升沿到数据保持 RD低电平时间 RD下降沿到地址有效 RAM访问时间 |
1ns 5ns 3ns 28ns 1ns |
31ns 3ns 12ns |
SL11R扩展外部SRAM或EPROM时，可以设定等待周期，最长可设定7个等待周期，每个等待周期时间为31ns（PCLK=32MHz时），这样SL11R就可以扩展价格低廉的低速EPROM和SRAM存储器。
选择SRAM的速度主要应该由CS的低电平脉冲宽度决定：
tAC=tCR+tRDH-tCDH+等待周期时间
笔者经实验得到常见的SRAM需要设定的等待周期数，见表3。从表3的数据可知，一般SRAM的速度可以达到标称值，如PCLK为32MHz，100ns SRAM的等待周期为2，这时tAC=1+28+5-3+2×31=93ns。
表3 常见SRAM等待周期设定
| 100ns SRAM | 70ns SRAM | 15ns SRAM | 12ns SRAM | |
| PCLK=32MHz PCLK=48MHz |
2 3 |
1 2 |
0 0 |
0 0 |
3.2 动态存储器的速度
EDO DRAM的读写速度有两种情况：一种是随机读写；另一种是快速页面读写。SL11R随机读取DRAM的时序见图6，参数见表4。
表4 SL11R读DRAM参数
| PCLK | tRC | 1RAS | tCAS | tRAC | tOAC |
| 32MHz | 150ns | 80ns | 20ns | 80ns | 20ns |
| 48MHz | 100ns | 53ns | 13ns | 53ns | 13ns |
影响DRAM速度的参数较多，但选择DRAM主要是根据tRAS。一般选择50ns或60ns的DRAM就可以满足要求。
SL11R随机读写DRAM的周期时间tRC在PCLK为32MHz时为150ns；PCLK为48MHz时为100ns。经测试，DMA方式下，DRAM的读写速度可以达到6MHz，满足常用的数据采集要求。
DRAM的快速页面读写是指在DRAM的同一个页面下，即行地址相同时，DRAM保持行地址不变，只寻址列地址，这样可以减少发送行地址的时间。使用快速页面读写必须十分小心，因为在数据采集等场合，写数据时页面发生变化会影响DRAM的读写时间，很可能会丢失数据。
SL11R扩展外部存储器的能力较强，可以方便地扩展I2C接口的串行存储器、各种速度的静态存储器以及大容量的DRAM。配合SL11R的USB接口和快速的处理能力，可以满足各种应用的需要。
评论