约束设置与逻辑综合在SoC设计中的应用

　　3.4.2 端口的驱动与负载

　　端口的驱动和负载特性通过设置输入驱动单元、输入输出负载值以及信号跃迁时间等来描述。范例如下：

　　#设置端口a7的驱动单元是BUFX2

　　set_drive_cell -lib_cell BUFX2 -pin

　　[get_ports {a7}]；

　　#设置端口d17的负载值为20 pf

　　set_load -pin_load 20 [get_ports {d17}]；

　　#设置端口d0的输入信号上升时间是0.5 ns

　　set_input_transition -rise -min 0.5

　　[get_ports {d0}]；

　　3.5 面积和功耗约束

　　Design Compiler的综合以时序优先，即优化完约束后才根据约束优化面积和功耗。初次综合时很难对面积进行评估，所以在第一次综合时设置优化目标为0，表示在满足时序约束的情况下最大努力地减小面积。待综合报告出来之后，根据初步的面积和功耗报告，修改数值，从而进一步优化。

　　#面积设置

　　set_max_area 0；

　　#功耗的约束做类似的处理：

　　set_max_total_power 0；

　　3.6 综合结果

　　根据上述综合流程和约束设置，ZSU32系统芯片在逻辑综合后满足了时序约束，同时为后续物理设计提供了较好的起点。图5是ZSU32时序分析报告的一部分。