Simulink软件平台仿真LUTs技术实现NCOs

　　由以上的仿真波形可以看出，提高整数位的位数，虽然可以使相位截断小，频率杂波少，但要使用较大的LUTs容量。如整数位增加一位，即由n位增加n+1位，则LUTs的数据量会增加一倍。

　　提高小数位的位数可以有较高的步长精度和频率分辨率，但需要更加多的累加器。如小数部分由b位增加到b+1位，虽然对LUTs无影响，但将累加器的加法器和延迟器分别增加1位，从而影响NCOs的输出频率。

　　提高LUTs输出分辨率对正弦波样点的幅度值量化影响小，但需要更多的LUTs存储器。如LUTs输出分辨率增加1位，由L位增加L+1 位，LUTs所需的存储容量扩大2n。

　　可见，采用传统的设计方法要达到无相位截断，则需要LUT的字长非常长，占用资源非常大，导致NCOs的成本很高，而这在实际实现过程中是不可行的。

　　2.3 相位加抖提高SFDR

　　通过以上的仿真研究可看出，虽然可以通过增加整数位和提高LUTs输出分辨率的方法来提高SFDR，但因它们要占用大量的资源，因而不是经济有效的方法。为有效解决杂波问题，必须考虑其他有效的方法。目前的主要技术手段有：

　　幅度加抖(Amplitude Dithering)：在LUT的输出中加入低水平的噪声，以打散原有幅度值量化的噪声结构。

　　相位加抖(Phase Dithering)：在累加器的输出中加入低水平的噪声，以打散原有相位截断的噪声结构。

　　带通滤波(Bandpass Filtering)：在振荡器输出端加滤波器滤出毛刺频率。但该方法很难滤出靠近中心频率的杂波。

　　以上的仿真已经证明，相位截断对SFDR的影响量是最大的，是提高SFDR的首选方法。

　　相位加抖的数学模型如图5所示。在LUTs地址字截断之前，在累加器的输出中加入低水平的伪随机噪声(A Low-level of Pseudo Random Noise)，其中抖动的位数d是可变的。

　　抖动(Dither)可以通过线性反馈移位寄存器(Linear Feedback Shift Register，LFSR)来实现，见图6。LFSR有带M个抽头的移位寄存器，抽头反馈通常由或门构成，以产生一个周期为2M-1的序列。因此，长伪随机噪声序列(Long Pseudo Random Noise Sequences)可以用很少的硬件资源实现。例如，一个由12个元件构成的LFSR能够生成周期为4 095的PN序列。LFSR可以由M个D触发器和很少的组合器件构成。