新闻中心

EEPW首页>嵌入式系统>设计应用> Simulink软件平台仿真LUTs技术实现NCOs

Simulink软件平台仿真LUTs技术实现NCOs

作者: 时间:2010-04-14 来源:网络 收藏

  来自某位的抽头,可以组合为一个矢量生成该位的抖动。实际实现时,可以采用较长的移位寄存器。移位寄存器越长,则输出的抖动越接近随机的性质。

  下面分析相位加抖数据位数d对SFDR的影响。图7~图9分别为d=b-3,b+3,b三种情况的波形,其中b为累加器控制字小数部分的位数。

  加抖位数d=6-3时,仅对整数位产生0~1/8的影响。此时将SFDR提高了1 dB。可见,增加过少位数的抖动,仅对相位的截断有很小的影响,对改变杂波极为有限。

  加抖位数d=b+3时,可以对整数位产生0~8的影响。此时将SFDR提高了9 dB。但同时可以看到,由于增加抖动的位数过多,虽然消除了杂波,但同时也提高了整个频谱的噪声电平。

  加抖位数d=b时,可以对整个整数位产生0~1影响。此时将SFDR提高到106 dB。同时可以看到,由于增加抖动的位数恰当,既消除了杂波,又提高了整个频谱的噪声电平。

  在用FPGA实现时,通过相位加噪可以提高整个输出频率的SFDR性能。但从图3,图6比较可以看出,在整个电路中串入了加法器,且关键路径包含了两个部分Dithering和的加法器,因而限制了整个设计的最大时钟频率。

3 结 语

在数字通讯中起着非常重要的作用,在FPGA实现时,它可以由一个累加器和一个输出频率由步长定义的正弦波查找表的数字硬件构成。 SFDR是表明合成正弦波谱纯度性能的参数。证明,在NCOs累加器输出的相位中加入抖动,以提高SFDR性能,是一种简单有效、低成本的方法。


上一页 1 2 3 4 下一页

评论


相关推荐

技术专区

关闭