锂离子电池管理芯片的研究及其低功耗设计 — 数模混合电路的低功

第四，降低工作的电源电压V DD。由于功耗和电源电压的平方项成正比，所以这也是降低功耗最有效的方法。但在工艺尺寸确定、一级近似条件下，电路延迟与VDD满足下式

即有Td∝(CdVDD)/(VDD-VTH)2,其中W和L分别是器件的栅宽和栅长，μ为载流子迁移率，COX为氧化层电容，VTH为MOS管阈值电压。

正如图2.1.2所示，从电路能量、延迟和工作电压的关系中可以看出，当VDD在2.5VTH到6VTH的范围内，延迟和能量延迟积的变化比较平缓，在VDD=3VTH时，这两者达到最低值。当工作电压继续下降到接近VTH时，延迟将急剧上升。

为了改善VDD下降引起的电路速度下降，可以采用并行或流水线结构，但这将使电路面积增大;另外一种补偿方法是，通过降低V TH来增大VDD /VTH值，但同时电路漏泄电流将增加，这时可以采用可变电压、可变阈值电压技术解决;在一些非关键电路中，也可以采用多电压、多阈值电压技术加以补偿。

2.1.2数字电路的低功耗设计方法

在目前ASIC设计过程中，常采用的是自顶向下(Top-Down)流程。对功耗的优化也就可以考虑到，在不同的设计层次，有目的地选择上述影响功耗的因素，在给定的性能约束下，实现功耗最小化的目标。

从抽象层次来分，低功耗设计可以分为：系统级、结构级/算法级、寄存器传输级、逻辑/门级和版图级。在设计的不同层次，影响功耗的因素所起的作用各不相同，因此功耗优化的效果也不同;综合地看，在芯片设计时越早考虑低功耗，取得的效果也越显著。

1系统、结构级

在这个层次上，从系统功能出发，分为静态低功耗设计和动态功耗管理(Dynamic Power Management，DPM)技术两种。静态低功耗设计是在考虑系统的具体实现时，采用不同的电路结构和不同的编码方式，在设计阶段(如综合和编辑)实现低功耗;而动态功耗管理技术是和运行期间的行为密切相关，它需要充分考虑系统和任务或者和负载的关系，做出相应的判决，来实现低功耗。

1)静态低功耗方法

①电路结构

并行(Parallelism)结构是将一个数据处理功能模块分为几个相同的子模块，并行处理数据，然后选择对应的输出。这种方案允许在保持总模块速度不变的情况下，降低各个子模块的电压、频率等因素，使总功耗降低，但代价是将增加芯片的面积。

流水线(Pipeline)结构是在保持总体速度不变的前提下，将数据分段后连续慢速处理，速度余量则可以通过降低电压来降低功耗。如果和并行结构相结合，就可以取得更好的功耗节省效果。

②电压技术

和改进电路结构一样，电压技术也是为了