锂离子电池管理芯片的研究及其低功耗设计 — 数模混合电路的低功

目前，门控时钟(Clock-gated)技术被认为是最有效的降低功耗的方法之一，所控制的对象不仅可以是寄存器、锁存器、时钟产生电路等，甚至还可以利用门控时钟分布来控制子系统。

以寄存器为例，门控时钟的基本思想是，通过一个门控或使能信号来控制时钟，即在所谓的门控时钟单元的输出端产生一个“门控时钟”信号，代替寄存器原有的时钟输入信号。当寄存器暂时不工作时，门控时钟使寄存器处于不触发的状态，从而阻断了输入数据的更新，减少了无效的开关活动。在如图2.1.4所示的门控时钟单元中，常用锁存器来防止使能信号传播到输出端时产生的毛刺。

应该指出，时钟频率升高时，时钟偏差(Clock Skew)的影响将不容忽视，由此将增加时钟树设计的复杂程度;考虑到门控时钟逻辑的控制电路所产生的额外功耗，门控时钟技术适合应用在较高抽象层次;另外，在漏泄电流功耗为主时，门控时钟的作用不大。

3逻辑/门级

这两个层次的重要特点是可以在较宽的范围内应用先进的低功耗技术。在逻辑优化过程中，一些技术参数如电源电压是固定的，当要实现一个给定的逻辑时，设计的自由度可以在选择功能和确定门单元的尺寸上。有较多的文献研究了两个层次的低功耗技术。

1)局部转换技术：局部转换(local Transformation)

包括工艺映射(Technology Mapping)、管脚变换(Pin Permutation)、状态分配(phase assignment)等方法，通常是施加在门网表上，并且是针对具有大开关电容的节点。其基本思想为：在目标节点附近，置换一个或几个门单元，以减小电容和开关活动因子。但是，这种方法必须注意在短路电流和输出功耗之间取得均衡。

在逻辑综合阶段，常用的转换技术有工艺映射，其目的在于，将一个经与工艺无关的优化程序优化后的逻辑网络，映射到一个预定义门单元的目标库。映射策略如下：一是将具有高开关活动因子的节点映射到单元的内部节点，以降低电容值;二是门单元尺寸的选择要在单元的驱动能力和功耗之间取得折衷;三是与功耗相关的工艺映射方案中，还需要考虑小的延迟和面积映射。为了进一步降低功耗，在工艺映射前，通常要将具有复杂节点的原始电路分解成一系列具有基本功能的门单元，即所谓的工艺分解(Technology Decomposition);当一个电路完成映射后，还可以通过门重定义尺寸(Gate Resizing)和管脚变换，减小不必要的大尺寸的门单元和逻辑等效的管脚排列，来实现优化功耗。

状态分配是通过在节点间添加反相器，使操作的输入信号反相，同时也使输出反相。这种门级转换技术减小功耗的途径如下：一是加入的反相器增加了其它转换的机会，可以和原有相邻的反相器作相当多的变换，如合并、撤消等;二是这种方法能将高开关活动因子节点通路上的反相器移走，从而具有更低的功耗。

2)预决算方法指在原有电路中，加入一个预决算(Pre-computation)逻辑电路的方法。其基本思想为：在提前一个时钟周期内，有选择地预估算电路的逻辑输出值，并在接下来的一个周期内，关掉电路内部的某些单元，降低节点的开关活动因子和电容来降低功耗。

3)新的逻辑电路结构逻辑结构的类型和电路的功耗、面积、速度密切相关。为了获得更低的功耗，有较多文献研究了逻辑结构的优化。

CPL(Pass Transistor Logic)是一种研究得较多的低功耗逻辑电路。它用两组NMOS传输门实现互补的两个逻辑信号，两个PMOS管用作反馈管，将NMOS传输门传输的高电平上拉到电源电压。CPL电路的优点是输入负载小，输出驱动能力强，缺点是固有节点多、连线多、布线难度大。