新闻中心

EEPW首页>测试测量>设计应用> 种OTP存储器片上时序信号产生电路的设计

种OTP存储器片上时序信号产生电路的设计

作者: 时间:2012-09-03 来源:网络 收藏
当EN为低电平时,屏蔽ATD_OUT信号,电路不工作;
当EN为高电平,但是ATD_OUT没有低电平脉冲输入(即地址信号没有变化),电路不工作;
当EN为高电平,且ATD_OUT有低电平脉冲输入(即地址信号有变化),电路正常工作。下面介绍其工作原理,N0~N8代表NMOS管、P0~P6代表PMOS管。

c.jpg


第一,EN为高电平且ATD_OUT端口输入低电平脉冲,则NET0上为低电平脉冲信号,低电平到来时先将P0、P1开启,将NET1、NET2拉到VDD,使N2、N4开启,从而将WOUT和NET3拉到GND,迫使N6管关断;同时,NET0上的低电平脉冲经过反相器INV0后使NET4为一个高电平脉冲,迫使N8开启一个高电平脉冲宽度的时间(此处为2.5ns),将NET5拉到GND;因为P6是常开的,只要N6管关断,NET5的电位就会逐渐被抬升,所以增加N8来放电NET5。



评论


技术专区

关闭