采用LUT架构的CPLD实现成本最小化

　Altera公司最近发布的新款MAXⅡ器件系列，在消费类、通信、工业和计算领域使用MAXⅡ器件可替代昂贵和不够灵活的小型ASIC和ASSP，据Altera称，该款新品是业界成本最低的复杂可编程逻辑器件（CPLD），并估计其目标市场将从5亿美元扩大到20亿美元。

本文引用地址：//m.amcfsurvey.com/article/8736.htm　　MAXⅡ系列产品的核心采用了新的体系结构，即摒弃了传统的宏单元体系结构而采用了查找表（LUT）体系结构，以满足CPLD设计者的需求。基于LUT体系结构的MAXⅡ采用了TSMC的6层金属0.18微米嵌入Flash工艺，其裸芯尺寸是相同工艺下同类器件的四分之一。同时，新的体系结构采用了为其优化的交错环形I/O管脚，可多达272个用户I/O管脚，加上MAXⅡ在布线体系、软件算法和工艺技术上的改进，与前一代MAX产品相比，使该款产品具有以下特点：功耗仅为MAX产品的十分之一，从而能够提供市场上整体功耗极低的解决方案，成为电池供电设备的理想选择；容量翻了两番，等效于大约192至1700个宏单元；性能平均比MAX产品快两倍；实现了用户Flash存储器，能取代普遍使用的串行或并行EEPROM，整个系列中，每个器件的存储容量是8K比特；具有实时在系统可编程（ISP）功能，能在不同功能情况下实时地重新配置MAXⅡ，方便了为运行中的客户系统增加功能或灵活性。同时，MAXⅡ保持了上一代MAX产品的即用性、单芯片、非易失性和易用性等特点。MAXⅡ器件得到4.0版QuartusⅡ设计软件支持，QuartusⅡ软件内建有MAX+PLUSⅡ界面选项，并无缝集成了所有主要第三方综合和仿真工具，大大方便了MAXⅡ设计。
　　Altera市场高级副总裁Erik Cleage说：“这一新系列体现了我们持续的创新能力，Altera作为占用40%市场份额的CPLD供应商，将充分发挥MAXⅡ的潜力。”MAXⅡ系列有4个产品，容量从240～2000个逻辑单元，采用1.0mm FineLine BGA和0.5mm TQFP封装。