网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界» 论坛首页» 嵌入式开发» FPGA» Counter use rising & falling clock

共3条 1/1 1 跳转至 页

Counter use rising & falling clock

jeffreychen
工程师
2011-05-25 09:15:13 打赏
請問是否有 Counter 可以使用同一個 Clock 的 Rising & Falling
來讓 Counter 都可上數？
回复
收藏
0



关键词： Counter rising falling cl

dreamjsc
工程师
2011-05-25 09:54:45 打赏
2楼
在上升沿和下降沿同时操作，其实是不好的习惯，因为一般时钟只能保证一个沿的质量。上下升沿同时操作，等同于二倍时钟的单沿操作，可以使用PLL或DCM进行2倍频再单沿操作！

评论
Jason_Zhang
高工
2011-05-25 12:53:43 打赏
3楼

一般不建议使用双边沿操作，除了DDR之外


评论
共3条 1/1 1 跳转至 页

回复

匿名不能发帖！请先 [ 登陆 注册]