这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界» 论坛首页» 嵌入式开发» FPGA» 【白皮书】在嵌入式系统中增加硬件加速器,降低功耗

共1条 1/1 1 跳转至

【白皮书】在嵌入式系统中增加硬件加速器,降低功耗

高工
2012-04-18 09:46:37 打赏
【白皮书】在嵌入式系统中增加硬件加速器,降低功耗
并不是所有的功能都同样适用于解决电路频率问题。当硬件能够同时执行几个操作时,并行工作的功能会运行的更快一些,在一定时钟速率下,性能会更好,而在性能相同时,可以降低时钟速率。在芯片设计中增加硬件能够降低功耗要求,同时保持性能不变。详见 wp-01112-hw-reduce-power_CN.pdf



关键词: 白皮书 嵌入式 系统 增加 硬件 加速器 降低

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册]