基于直接数字综合的 E1/T1 的时钟数据恢复设计技巧-电子产品世界论坛

共1条 1/1 1 跳转至页

基于直接数字综合的 E1/T1 的时钟数据恢复设计技巧

Rancho

高工

2012-05-09 18:40:06 打赏

只看楼主1楼

本技术文档详细介绍了在针对电信应用的 Virtex™ 和 Spartan™ FPGA 内实现的数字 PLL 的设计方案。对 PLL 的性能和回路稳定性进行了评估。

xapp868.pdf

关键词：基于直接数字综合时钟数据恢复设计技巧

共1条 1/1 1 跳转至页

发新帖

打赏帖
【换取手持数字示波器】+FPGAVerilog态机的基本概念知识分享被打赏35分
【换取手持数字示波器】+FPGA基本语法语句if…else与case语句分析分享被打赏30分
【换取手持数字示波器】+FPGA基本语法语句Verilog代码优化之for语句分享被打赏37分
【换取手持数字示波器】+测试四通道16位ADC转换器ADS1115被打赏45分
【换取手持数字示波器】使用neopixel库点亮WS2812B被打赏50分
【换取手持数字示波器】NEC编码格式解析被打赏38分
【换取手持数字示波器】+使用TCA9548A拓展I2C口被打赏40分
【换取手持数字示波器】+使用BMP280获取温度、大气压（I2C模式）被打赏40分
【换取手持数字示波器】WS2812B认知及点亮被打赏45分
【换取手持数字示波器】+AT89C2051串口接收数据显示到LCD1602上被打赏50分