这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界» 论坛首页» DIY与开源设计» 电子DIY» 申请FPGA板子及进程更新

共20条 1/2 1 2 跳转至

申请FPGA板子及进程更新

助工
2012-09-10 19:44:03 打赏
研一了,也该接触FPGA了,以前耍过51,ARM7,现在导师让学习FPGA,现在需要申请一块FPGA的板子,自己再琢磨,希望学到东西。



关键词: 申请 板子 进程 更新

高工
2012-09-10 19:54:44 打赏
2楼
申请哪种方式的呀,看看申请样例

助工
2012-09-11 20:23:52 打赏
3楼
我选择第三种: 申请核心板成品板和外围板PCB,购买组委会提供的接口板元器件包,自己焊接外围板
实验名称:
基于FPGA的DDS设计

实验目的:
以FPGA开发平台为核心,通过对DDS的设计了解FPGA中D/A转换,ROM存储,I/O控制,以及verilog语言的学习。

主要目的从0开始。


助工
2012-09-12 10:49:23 打赏
4楼
将来使用FPGA想做高速数据采集的工作,电子产品很多,只希望自己把FPGA搞的精就行,专一门。

助工
2013-04-07 20:59:16 打赏
5楼

0.5秒闪烁灯。

led.zip


助工
2013-04-07 21:57:10 打赏
6楼

跑马灯程序

module led_water (sys_clk,sys_rstn,led) ; //输入输出信号定义
input sys_clk;//全局时钟,50Mhz
input sys_rstn;//复位信号,低电平有效
output [10:0] led ;//定义输出端口
reg [10:0] led ; //定义寄存器
reg [24:0] delay_cnt;//延时计数器
//逻辑部分
always @(posedge sys_clk or negedge sys_rstn)
begin
if(!sys_rstn)
delay_cnt<=25'd0;
else
begin
if(delay_cnt==25'd24999999)
delay_cnt<=25'd0;
else
delay_cnt<=delay_cnt+1'd1;
end
end
always @(posedge sys_clk or negedge sys_rstn)
begin
if(!sys_rstn)
led<=11'b11111111111;
else
begin
if(delay_cnt==25'd24999999)
begin
led<=led>>1;
if (led==11'b00000000000)
led<=~led;
end
else
led<=led;
end
end
endmodule


专家
2013-04-07 22:24:03 打赏
7楼
楼主怎不另设 进程贴

助工
2013-04-08 08:00:41 打赏
8楼

助工
2013-04-08 08:04:20 打赏
9楼
对规则不是很清楚,觉得还是简单点好,就直接回复到我的老帖子里了,视频好像传起来比较麻烦,上个图纪念一哈就行了,嘿嘿。希望自己能多学点,像你们这些大牛靠拢。

院士
2013-04-08 08:09:34 打赏
10楼

这样做也行~~~~

我给你改个标题吧


共20条 1/2 1 2 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册]