EEPW论坛

读书是一种心态，分享是一种快乐

最近在看《ARM体系结构与编程》这一本书，在看汇编这部分，

Arm的指令长度是固定，都是32位。

最高四位即[31:28]这四位表示条件执行码，共4位，所以有16种条件执行码。

下面是截图：

看内核中关于arm的一些底层代码，就用到了上边的条件执行命令。代码如下：

cmpr1, r2 @ entry < bss_start ||
cmphs r3, r1 @ _end < entry
addlo r1, r1, r0 @ table. This fixes up the

cmp比较命令，cmp r1, r2即r1 - r2，根据它俩之间相减的结果，来改变CPSR（当前程序状态寄存器）的相关的状态位，它就是一个不返回运算结果的减法指令。稍后介绍下CPSR（当前程序状态寄存器）。

上面几条指令翻译成指令伪代码如下：

if(r1 - r2 >= 0)

r3 - r1;

else

r1 = r1 + r0;

CPSR（当前程序状态寄存器），32位。各个位如下：

N（Negative）：本条指令的运算结果，结果为负数，则bit[31]位为1， 为正数或零则为0；

Z（Zero）：当bit[30]为0，表示运算结果不为0；为1时，表示运算结果为0；比如cmp r1, r2

假如：r1等于r2，则bit[30] = 1；r1不等于r2，则bit[30] = 0；

C（Carry）：

下面分四种情况讨论C的设置方法：
在加法指令中（包括比较指令CMP），当结果产生了进位,则C=1,表示无符号运算发生上溢出；其他情况C=0。
在减法指令中（包括减法指令CMP），当运算中发生错位，则C=0，表示无符号运算数发生下溢出；其他情况下C=1。

对于包含移位操作的非加碱运算指令，C中包含最后一次溢出的的位的数值
对于其他非加减运算指令，C位的值通常不受影响

V（oVerflow）：对于加减运算指令，当操作数和运算结果为二进制的补码表示的带符号数时，V=1表示符号为溢出；通常其他指令不影响V位。

Q标示位：

在ARMV5的E系列处理器中，CPSR的bit[27]称为q标识位，主要用于指示增强的dsp指令是否发生了溢出。同样的spsr的bit[27]位也称为q标识位，用于在异常中

断发生时保存和恢复CPSR中的Q标识位。
在ARMV5以前的版本及ARMV5的非E系列的处理器中，Q标识位没有被定义。

CPSR中的控制位：

CPSR的低八位I、F、T、M[4:0]统称为控制位。当异常中断发生时这些位发生变化。在特权级的处理器模式下，软件可以修改这些控制位。

中断禁止位：

当I=1时禁止IRQ中断，当F=1时禁止FIQ中断

T控制位：

T控制位用于控制指令执行的状态，即说明本指令是ARM指令还是Thumb指令。

对于ARMV4以更高版本的T系列ARM处理器，T控制位含义如下：
T=0表示执行ARM指令
T=1表示执行Thumb指令
对于ARMV5以及更高版本的非T系列处理器，T控制位的含义如下
T=0表示执行ARM指令
T=1表示强制下一条执行的指令产生未定指令中断

M控制位：
M控制位控制处理器模式，具体含义如下：

M[4:0]处理器模式 可访问的寄存器
ob10000 user pc,r14~r0,CPSR
0b10001 FIQ PC,R14_FIQ-R8_FIQ,R7~R0,CPSR,SPSR_FIQ
0b10010 IRQ PC,R14_IRQ-R13_IRQ,R12~R0,CPSR,SPSR_IRQ
0B10011 SUPERVISORPC,R14_SVC-R13_SVC,R12~R0,CPSR,SPSR_SVC
0b10111 ABORT PC,R14_ABT-R13_ABT,R12~R0,CPSR,SPSR_ABT
0b11011 UNDEFINEEDPC,R14_UND-R8_UND,R12~R0,CPSR,SPSR_UND
0b11111 SYSTEMPC,R14-R0,CPSR(ARMV4以及更高版本）

CPSR中的其他位：

这些位用于将来扩展，应用软件不要操作这些位。