EEPW论坛

1. Altera的Stratix系列FPGA器件根据不同应用的需求，设计了3种内嵌得RAM块：

M512 RAM ——512bit RAM 多用于大量分散的数据存储、浅FIFO、移位寄存器、时钟域隔离等功能
M4K ——4Kbit RAM 多用于芯片内部数据流的缓存、ATM信元处理、信元FIFO接口及CPU的程序存储器等
M-RAM ——512Kbit RAM 多用于大数据包的缓存、视频图像帧的缓存、回波抵消数据存储等

2. Stratix片内的RAM都是同步RAM，它的所有输入信号（地址、数据、读写使能等）都有经过一级固有的寄存器，而输出的数据信号有一级用户可选的寄存器。

a.只有输入信号有寄存：RAM工作于flow-through模式，即数据在地址有效后的第一个时钟上升沿送出。

b.输出信号有寄存：RAM工作于pipelined模式，即数据在地址有效后的第二个时钟上升沿送出。

3. Stratix片内的RAM的端口模式：

单端口模式 —— 一个读写口，同时做读或写操作

简单双端口模式 —— 一个端口读，一个端口写

真正双端口模式 —— 两个端口都可以做读写操作

4. 混合时钟方式：

真正双端口模式下 ：
两个端口不同时钟操作
两个端口读操作一个时钟，写操作一个时钟

简单双端口模式下 ：
读、写用不同时钟
输入、输出用不同时钟

单端口模式下 ：输入输出端口可以选择用同一个时钟或不同的时钟

5. 内嵌移位寄存器和ROM模式：

M4K和M512支持内嵌移位寄存器
移位数据位宽*接头数要小于RAM块所能支持的最大数据宽度（M512是18，M4K是36）。

M4K 和M512支持赋初值，所以这样就可把RAM做成一个只读存储器ROM。

6. 两端口分别对同一地址读写

一端口读，一端口写一个地址时 ：
M512和M4K可在设计时选择输出旧值或未知值
M-RAM只能读出未知值

同时写一个地址时 ：写入未知值

同时读一个地址时 ：读出正确值