这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界» 论坛首页» 嵌入式开发» FPGA» zynq7020vivado时序不满足,但不知道怎么约束能够解决时序问题。

共1条 1/1 1 跳转至

zynq7020vivado时序不满足,但不知道怎么约束能够解决时序问题。

菜鸟
2021-08-03 15:59:57 打赏

我的工程block里除了有一个ADC的模块是自己写的,其他的都是系统ip。整个是一个zynq采集数据的系统,但是pl部分综合之后时序总是不满足要求,不知道从哪里可以配置或者修改,使得时序满足要求。使用的软件是vivado2018.3。谢谢。an108_lwip_acq.zip




关键词: zynq7020 vivado 时序 约束

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册]