EEPW论坛

MCU有多个GND和VCC的原因

1. 阻抗。芯片会消耗大量电流。尤其是 CMOS 芯片（基本上是任何现代数字 IC）在每个时钟周期的非常短的时间内消耗大量电流。电源连接中的任何阻抗（在这种情况下为电阻或电感）都会导致芯片配电网络中的电压变化或电压下降。这可能会导致可靠操作出现问题。这也是为什么要使用旁路电容的原因；它们通过为非常靠近芯片的高频电流提供返回路径，防止这些开关瞬变通过电源轨影响板上的其他组件。大芯片实际上将旁路电容器直接放置在封装上。如果你看一下现代 CPU，如果引脚排列中有孔，您可以看到旁路电容器焊接到芯片芯片周围和/或底部的封装上。放置它们的最佳位置是芯片本身，但电容器占用了大量的硅面积，因此在大多数情况下这太昂贵而无法实现。单独的模拟电源引脚用于防止来自芯片数字部分的开关噪声通过引脚和/或键合线的阻抗影响电源的模拟部分。消耗大量电流的芯片也需要多个电源引脚电源线的电阻必须非常低，否则会有大量热量损失。

2. 多种电压要求。有时，芯片的不同部分会以不同的电压运行。一个典型的例子是低压内核和高压 I/O。内核使用较低的电压来降低功耗（CMOS中的功耗或多或少与频率和电压的平方成正比，因此如果您可以将电压降低30％，则可以降低50％的功耗）而 I/O 以更高的电压运行，以便更好地与外部电路连接。有时核心电压甚至是可变的。这是在一种称为动态电压和频率缩放 (DVFS) 的功率优化技术中完成的。随着芯片上软件负载的变化，它会命令频率和电压改变以节省功耗。当频率降低时，电压也可以降低以达到'

3. 信号完整性要求。在现代芯片中，引脚上的信号可以非常快速地转换。这些转换所需的电流需要通过电源或接地引脚的返回路径。如果该引脚距离很远，最终会形成一个相当大的电感回路，不仅会影响电源/接地引脚和相关信号引脚，还会由于磁场影响回路中的任何其他引脚。这会导致一个信号影响相邻信号的串扰。芯片不仅要设计有足够的电源和接地引脚来供电，还要在合理的位置设置引脚以减少串扰。

今天就总结这么多吧！
欢迎楼下的小伙伴们补充~~