这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界» 论坛首页» 嵌入式开发» MCU» Re: verilog综合后无法仿真的问题

共1条 1/1 1 跳转至

Re: verilog综合后无法仿真的问题

菜鸟
2005-09-06 21:06:26 打赏

直接做后仿真(时序仿真)吧,别作综合后仿真了,没什么用处,现在综合工具牛的很。
多读一下www.xilinx.com上的文档,找一找 post time simulation + modelsim的文档。
写的很详细的。




关键词: verilog 综合 无法 真的 问题

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册]