共2条 1/1
1
跳转至
页
Protel,99,PLD 请高手帮忙:进行Protel 99的PLD设计时遇到难题
问 打算用GAL16V8设计一个译码器,左图中译码器D3_8E的输出端D7没有用途,于是悬空,但会出现错误。右图中不使D7悬空,错误消除了,为什么?实际上,左图才是我需要的,右图仅仅为了测试,没有实际价值。请问我该如何做?
答
1: 放个叉上去看行不行~~~~~~~~~~~~~
答
2: 谢谢圈圈指点,已经在D7处放置“PlaceNoERC”但错误依旧
答
3: 不严格地说,悬空也是一种错误
答
4: 那有没有电阻的?搞个电阻,接到地去试试。
答
5: 问题解决了iC921的说法“悬空也是一种错误”有误。对输入端来说,一般不可悬空,而对输出端来说,是完全允许悬空的。
我现在在D7处打上名称为NoUse的PlaceNetLabel后,编译就通过了。看来 Protel 99的“智能”还有待提高。 答 6: 呵呵,很多时候真正解决问题的只能是自己,别人只能给你提建议 答 7: 真好看!两条红色,一条黄色!
怎么加上去的?
我现在在D7处打上名称为NoUse的PlaceNetLabel后,编译就通过了。看来 Protel 99的“智能”还有待提高。 答 6: 呵呵,很多时候真正解决问题的只能是自己,别人只能给你提建议 答 7: 真好看!两条红色,一条黄色!
怎么加上去的?
共2条 1/1
1
跳转至
页
回复
有奖活动 | |
---|---|
5月直播——【探索边缘智能的未来——直播盛宴即将开启!】 | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
【有奖活动】智能可穿戴设备AR/VR如何引领科技新潮流! | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 |