共2条 1/1
1
跳转至
页
LPC2104 我发觉LPC2104开发板启动代码中对时钟的初始化部分有误!
问 在光盘提供的启动代码target.c中,有TargetResetInit()函数如下:
void TargetResetInit(void)
{
/* 设置系统各部分时钟 */
PLLCON = 1;
#if ((Fcclk / 4) / Fpclk) == 1
VPBDIV = 0;
#endif
#if ((Fcclk / 4) / Fpclk) == 2
VPBDIV = 2;
#endif
#if ((Fcclk / 4) / Fpclk) == 4
VPBDIV = 1;
#endif
#if (Fcco / Fcclk) == 1
PLLCFG = ((Fcclk / Fosc) - 1) | (1 << 5);
#endif
#if (Fcco / Fcclk) == 2
PLLCFG = ((Fcclk / Fosc) - 1) | (2 << 5);
#endif
#if (Fcco / Fcclk) == 4
PLLCFG = ((Fcclk / Fosc) - 1) | (3 << 5);
#endif
#if (Fcco / Fcclk) == 8
PLLCFG = ((Fcclk / Fosc) - 1) | (4 << 5);
#endif
经过推算和调试验证,我发现这部分应该作一些修改如下:
void TargetResetInit(void)
{
/* 设置系统各部分时钟 */
PLLCON = 1;
if ( Fpclk/(Fcclk / 4) ) == 1
VPBDIV = 0;
#endif
#if ( Fpclk/(Fcclk / 4) ) == 2
VPBDIV = 2;
#endif
#if ( Fpclk/(Fcclk / 4) ) == 4
VPBDIV = 1;
#endif
#if (Fcco / Fcclk) == 2
PLLCFG = ((Fcclk / Fosc) - 1);
#endif
#if (Fcco / Fcclk) == 4
PLLCFG = ((Fcclk / Fosc) - 1) | (1 << 5);
#endif
#if (Fcco / Fcclk) == 8
PLLCFG = ((Fcclk / Fosc) - 1) | (2 << 5);
#endif
#if (Fcco / Fcclk) == 16
PLLCFG = ((Fcclk / Fosc) - 1) | (3 << 5);
#endif
通过调试,我发现我的改法应该是正确的,如果不改,在一些例子如UART0实验中,会造成Fcco的频率超出156~320MHz的范围,且VPBDIV也可能设置不正确。
请问我的改法是否合理呢,或者是我理解有误,望指点,非常感谢。 答 1: 您的判断是正确的,请参看我们最新的工程模板。
void TargetResetInit(void)
{
/* 设置系统各部分时钟 */
PLLCON = 1;
#if ((Fcclk / 4) / Fpclk) == 1
VPBDIV = 0;
#endif
#if ((Fcclk / 4) / Fpclk) == 2
VPBDIV = 2;
#endif
#if ((Fcclk / 4) / Fpclk) == 4
VPBDIV = 1;
#endif
#if (Fcco / Fcclk) == 1
PLLCFG = ((Fcclk / Fosc) - 1) | (1 << 5);
#endif
#if (Fcco / Fcclk) == 2
PLLCFG = ((Fcclk / Fosc) - 1) | (2 << 5);
#endif
#if (Fcco / Fcclk) == 4
PLLCFG = ((Fcclk / Fosc) - 1) | (3 << 5);
#endif
#if (Fcco / Fcclk) == 8
PLLCFG = ((Fcclk / Fosc) - 1) | (4 << 5);
#endif
经过推算和调试验证,我发现这部分应该作一些修改如下:
void TargetResetInit(void)
{
/* 设置系统各部分时钟 */
PLLCON = 1;
if ( Fpclk/(Fcclk / 4) ) == 1
VPBDIV = 0;
#endif
#if ( Fpclk/(Fcclk / 4) ) == 2
VPBDIV = 2;
#endif
#if ( Fpclk/(Fcclk / 4) ) == 4
VPBDIV = 1;
#endif
#if (Fcco / Fcclk) == 2
PLLCFG = ((Fcclk / Fosc) - 1);
#endif
#if (Fcco / Fcclk) == 4
PLLCFG = ((Fcclk / Fosc) - 1) | (1 << 5);
#endif
#if (Fcco / Fcclk) == 8
PLLCFG = ((Fcclk / Fosc) - 1) | (2 << 5);
#endif
#if (Fcco / Fcclk) == 16
PLLCFG = ((Fcclk / Fosc) - 1) | (3 << 5);
#endif
通过调试,我发现我的改法应该是正确的,如果不改,在一些例子如UART0实验中,会造成Fcco的频率超出156~320MHz的范围,且VPBDIV也可能设置不正确。
请问我的改法是否合理呢,或者是我理解有误,望指点,非常感谢。 答 1: 您的判断是正确的,请参看我们最新的工程模板。
共2条 1/1
1
跳转至
页
回复
有奖活动 | |
---|---|
5月直播——【探索边缘智能的未来——直播盛宴即将开启!】 | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
【有奖活动】智能可穿戴设备AR/VR如何引领科技新潮流! | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 |